益华电脑公司(Cadence)日前获富士通采用其VoltageStorm及SignalStorm作为富士通特殊高阶应用程式用积体电路(ASIC)的标准电源验证及奈米延迟时间计算的解决方案。富士通相信在采用Cadence所开发之技术之后，将可针对130和90奈米ASIC和ASSP设计为主要应用的网路、数位化家庭电子产品及资讯技术等应用，大幅​​提升时脉验证的准确性，并加快时脉收敛作业的速度​​。

富士通技术研发部实体设计CAD组组长H.Takaoka表示，『使用130奈米的制程技术来开发高阶ASIC时，验证和分析的作业会变得非常困难，同时需要花费许多的时间和人力；而若采用90奈米的技术，那又是更加困难。但是在将益华电脑的SignalStorm和VoltageStorm纳入我们设计流程的标准之后，即使针对我们最大型的设计，也可以计算出讯号整合性效应对于线路延迟的影响情况，进而得到准确的时脉验证结果，和加快时脉收敛作业的速度​​。 」

Cadence表示，对于目前的各种大型系统晶片(SoC)设计而言，设计人员必须考虑一些在较小型的设计中，完全不需要考虑的物理现象。且随着制程元件的几何尺寸不断下降，无可避免的一定要非常精确地计算出复杂的交错寄生效应所造成的奈米延迟时间，以及了解造成的电压(IR)降所导致讯号完整性的问题。而在结合VoltageStorm和SignalStorm之后，就可以提供设计人员一项解决方案，使其能够处理奈米尺寸设计所无法摆脱，却又非常难以进行分析的讯号完整性时脉问题。 VoltageStorm已经是全晶片电源配置验证(full-chip power grid verification)方面的工业标准，它可以快速地提供正确、瞬间的IR下降资料给SignalStorm。而SignalStorm则可以利用这些资料进行奈米级延迟计算，且其结果的误差量可以维持在SPICE的百分之2以内。

由于SignalStorm的延迟时间计算结果非常精确，同时其速度是传统延迟时间计算程式的4-20倍；因此富士通预期可以在完全不影响交货时间的情况下，验证规模超过四倍以上的ASIC和SoC 。富士通已经将VoltageStorm及SignalStorm整合在其设计流程中，且计画将这些工具应用在生产设计作业中。