新思科技(Synopsys)十日宣布其Chip Architect 与 Physical Compiler(TM) 产品已经整合于NEC科技的阶层式设计流程当中，此项整合成功地实现使用NEC的0.13微米制程完成五百万逻辑闸、166 MHz 多媒体大规模集成电路(LSI)的芯片设计。在接下来的几项计划当中，NEC已经决定在其全球世界各地的设计中心，全面落实将Chip Architect 与 Physical Compiler(TM)整合于其阶层式的设计流程当中。此举将可为复杂的数百万逻辑闸系统单芯片设计提供NEC最先进的硅晶技术─CB12(0.13微米制程) 以及更小的制程。

NEC科技系统大规模集成电路(LSI)设计工程部首席经理Yoshitada Fujinam表示，「NEC 了解，支持更大规模的复杂芯片设计之设计环境，是能满足客户需求的最重要设计因素。而藉由实际使用NEC包含新思科技实体合成阶层式设计流程的0.13微米制程来设计五百万逻辑闸、166 MHz 多媒体大规模集成电路(LSI)的芯片，我们确定：这项新的设计方法不只能够支持设计环境的规模大小，同时还提供了我们所曾经历过最佳的时序收敛。有鉴于此，以及其他许许多多的成功案例所示，NEC已经决定将Chip Architect 与Physical Compiler(TM) 纳为我们新一代阶层式设计流程的主要部分。」

新思科技表示，在使用Physical Compiler进行逻辑合成与配置之前，NEC 倚赖Chip Architect来进行来设计规划与分析。而藉由使用Physical Compiler来进行区块与芯片层级的时序收敛，NEC 已经发展出一套全芯片时序收敛的方法。

新思科技实体合成事业单位副总裁暨总经理Sanjiv Kaul表示，「NEC先进的硅晶技术，加上其成功设计出众多复杂特殊应用芯片 (ASICs) 之悠久历史，已经使NEC成为业界的领导先驱，NEC选择新思科技逻辑合成方法为其标准的0.13微米制程阶层式设计方法之核心，对于这项技术而言，无疑是一个很强而有力的背书。」