帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
40nm 風險可控程序在軍事應用上的優勢
高密度FPGA設計應用專欄(一)

【作者: J. Ryan Kenny】   2008年10月07日 星期二

瀏覽人次:【5189】

晶片製造技術在發展過程中每一個技術節點上都面臨著極大的挑戰。以前,摩爾定律預言業界對需求有穩步增長,總是會有買家購買密度越來越高的FPGA,因此,可以逐步克服這些挑戰。軍事設計人員根據設計任務中數位邏輯性能(以及價格敏感程度)的關鍵程度,而採用高密度邏輯元件以減小體積、重量和功率消耗,他們既是設計的「早期使用者」又是「追隨者」,在整個設計週期中都可以發現他們的身影。


隨著晶片製造技術向尺寸更小的新製程技術節點邁進,製造商和數位設計人員都需要做出有一定風險的決定。廠商要保證在合適的時間以合適的價格啟動下一個製程節點,而設計人員需要的是功能和性能的提高,能夠抵消複雜的設計技術和晶片交付進度所帶來的風險。這些要求促使Altera加速開發40-nm 晶片,在2009 年年初為軍事用戶提供密度更高、速度更快的收發器技術。軍事用戶可以放心的是,在製造設計和產品上已經採用了標準風險管理技術。由於在40-nm FPGA 的風險和機會問題上與軍事客戶及時溝通,Altera 幫助數位設計人員有效的衡量如何在國防電子領域採用大容量與高功率效益元件。


軍事用戶需求
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
揮別製程物理極限 半導體異質整合的創新與機遇
跨過半導體極限高牆 奈米片推動摩爾定律發展
FPGA開啟下一個AI應用創新時代
專攻低功耗工業4.0應用 可程式化安全功能添防禦
關於台積電的2奈米製程,我們該注意什麼?
comments powered by Disqus
相關討論
  相關新聞
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值
» ST:AI兩大挑戰在於耗能及部署便利性 兩者直接影響AI普及速度
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
» 默克完成收購Unity-SC 強化光電產品組合以滿足半導體產業需求


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BP7KBBNSSTACUKW
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw