帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
如何加速SoC軟體開發
 

【作者: Mike Uhler】   2007年04月24日 星期二

瀏覽人次:【4229】

過去,邏輯驗證是大多數SoC研發業者所遇到的瓶頸。因為SoC電路設計的快速攀升,讓硬體驗證工作的複雜度呈現急速激增的現象。


現在,嵌入式軟體研發則是SoC研發業者在開發流程中所面臨的最大挑戰。目前SoC有超過五成的成本是使用在開發趨動程式、開機程式碼、與硬體相關的通訊協定堆疊、DSP演算法及其他嵌入式軟體。隨著軟體在新世代的設計中扮演愈來愈重要的角色,業者花在軟體上的成本也會愈來愈多(如圖1所示)。



《圖一 IC設計的軟體內容的花費成本》
《圖一 IC設計的軟體內容的花費成本》

SoC所面臨的難題,主要是實際晶片的開發與相關軟體設計兩者之間所存在的時間差問題。傳統的SoC軟體研發業者,必須等到硬體研發團隊設計出實體的原型元件後,才有可供參考的硬體環境。因此,軟體研發必須等到硬體工程師設計出完美的元件後才能動工。隨著市場上產品生命週期的縮短,以及激烈的競爭壓力,研發流程延遲不僅只是成本增加,更會影響產品獲利。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
輕鬆有趣地提高安全性:SoC元件協助人們保持健康
仿真和原型難度遽增 Xilinx催生世界最大FPGA
SmartBond元件增加藍牙網狀網路支援能力
我們能否為異質整合而感謝亞里士多德?
關注次世代嵌入式記憶體技術的時候到了
comments powered by Disqus
相關討論
  相關新聞
» MIPS:RISC-V具備開放性與靈活性 滿足ADAS運算高度需求
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值
» ST:AI兩大挑戰在於耗能及部署便利性 兩者直接影響AI普及速度
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BP7I8LW4STACUKZ
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw