帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
高容量PLD元件的模組架構設計
 

【作者: Razak Mohammedali】   2002年09月05日 星期四

瀏覽人次:【6687】

可編程邏輯元件(PLD)發展至今,其容量已大到足以實現以往僅能由ASIC或SoC技術來實現的複雜系統。我們稱這種系統為可編程單晶片系統(SOPC)。由於容量增大,也讓PLD的設計變得愈來愈複雜,為了在更少的時間內完成此一複雜系統的設計,以達成產品及時上市的需求,用戶必然需要新的元件、工具和設計方式。


在今日的系統級設計中,設計者把系統劃分為功能區塊或「模組」。為管理與整合這些模組的性能,需要新的PLD設計方式,而採用模組架構(Block-Based Design)的設計流程是設計、驗證和最佳化百萬門級晶片的最有效方式。


小組模式的設計方法
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般使用者 10則/每30天 0則/每30天 付費下載
VIP會員 無限制 25則/每30天 付費下載

相關文章
共同建立大膽的 ASIC 設計路徑
以設計師為中心的除錯解決方案可縮短驗證時間
解決功率密度挑戰
FPGA從幕前走向幕後
遵循DO-254標準與流程 及重大/輕微變更的分類概述
相關討論
  相關新聞
» 半導產業AI化浪潮興起 上中下游企業差距擴大
» 東擎科技iEP-6010E系列導入NVIDIA Super Mode AI效能飆升2倍
» DeepSeek凸顯產業更注重高成本效益 美中AI基建需求分野浮現
» 3D IC封裝開啟智慧醫療新局 工研院攜凌通開發「無線感測口服膠囊」
» 日本SEMICON JAPAN登場 台日專家跨國分享半導體與AI應用


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2025 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK92I5Z2A1WSTACUK4
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw