帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
晶片設計技術的再升級
 

【作者: 誠君】   2002年04月05日 星期五

瀏覽人次:【7038】

系統單晶片(SOC)已經是晶片設計業者的下一波成長動力。可是隨著晶片設計尺寸的不斷縮小,對實體和邏輯設計的管理變得越來越困難。一個分層的、基於模組的設計流程有助於設計管理,並可使需求規劃和模組層的協同設計成為可能,本文介紹一種使ASIC設計人員和半導體廠商間可以密切合作,從而加速SOC開發的設計方法。


為了滿足時序要求,系統單晶片的設計人員需要利用多種設計方法、流程和工具。現在的實體合成工具能夠處理從RTL到GDSII的模組級時序收斂問題。不過,IC設計人員面臨的新挑戰出現在晶片級(chip level),包括多供電電壓支援、多個軟模組的分層整合、分層信號與設計完整性,還有時間延遲預估問題。由於許多功能模組和內核都是在晶片級整合的,因此板級(board level)問題會遺留給晶片級,這是不可避免的。下一代工具必須處理這些晶片級的問題,以確保SOC設計能經過最少的重覆設計迴圈,以快速完成。


晶片開發程序
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
輕鬆有趣地提高安全性:SoC元件協助人們保持健康
仿真和原型難度遽增 Xilinx催生世界最大FPGA
SmartBond元件增加藍牙網狀網路支援能力
我們能否為異質整合而感謝亞里士多德?
關注次世代嵌入式記憶體技術的時候到了
comments powered by Disqus
相關討論
  相關新聞
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
» 默克完成收購Unity-SC 強化光電產品組合以滿足半導體產業需求
» 新思科技與台積電合作 實現數兆級電晶體AI與多晶粒晶片設計
» 恩智浦提供即用型軟體工具 跨處理器擴展邊緣AI功能
» AMD攜手合作夥伴擴展AI解決方案 全方位強化AI策略布局


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BA6NQIFCSTACUK3
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw