系統單晶片(SOC)已經是晶片設計業者的下一波成長動力。可是隨著晶片設計尺寸的不斷縮小,對實體和邏輯設計的管理變得越來越困難。一個分層的、基於模組的設計流程有助於設計管理,並可使需求規劃和模組層的協同設計成為可能,本文介紹一種使ASIC設計人員和半導體廠商間可以密切合作,從而加速SOC開發的設計方法。
為了滿足時序要求,系統單晶片的設計人員需要利用多種設計方法、流程和工具。現在的實體合成工具能夠處理從RTL到GDSII的模組級時序收斂問題。不過,IC設計人員面臨的新挑戰出現在晶片級(chip level),包括多供電電壓支援、多個軟模組的分層整合、分層信號與設計完整性,還有時間延遲預估問題。由於許多功能模組和內核都是在晶片級整合的,因此板級(board level)問題會遺留給晶片級,這是不可避免的。下一代工具必須處理這些晶片級的問題,以確保SOC設計能經過最少的重覆設計迴圈,以快速完成。
晶片開發程序
...
...
使用者別 |
新聞閱讀限制 |
文章閱讀限制 |
出版品優惠 |
一般訪客 |
10則/每30天 |
5/則/每30天 |
付費下載 |
VIP會員 |
無限制 |
20則/每30天 |
付費下載 |