帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
FPGA設計優勢概論
快速啟動新一輪的設計

【作者: Martin Mason】   2005年11月02日 星期三

瀏覽人次:【6924】

在現今的市場上,要讓產品迅速上市的壓力愈來愈大,但產品的生命週期卻不斷地在縮短。過去一直穩定地處於十二至十八個月的產品設計週期已不復存在,如今常見的是,產品每六個月便會更新。更短的產品生命週期為OEM廠商在更迅速及有效地把新設計推出市場方面,帶來更大的壓力。有研究指出,產品若延遲四周推出,便會失去大約14%的市場占有率。


曾經被認為是實現系統設計的最具成本效率之ASIC元件,雖然受益於摩爾定律(Moore’s Law),但也同時受限於此一定律。半導體製程的尺寸不斷地縮小,使得供應商可以在設計中加入比以前還要多的功能,這是好的一面。然而,與製造這些更小巧製程相關的成本和時間卻呈指數級成長。更低的單位成本已由更高的非重複性工程(NRE)成本和更長的設計週期所抵消。第一次矽晶片的開發費用可能高達2000萬美元,而隨著設計人員朝著90nm及更高階的製程發展,成本預計還會再進一步增加,而且還要計算出錯的成本。重新設計會導致光罩成本升高和上市時間延長。這種種因素使得ASIC只能成為在最大量的應用下才能發揮成本效益的方案。事實上,業界預計可編程邏輯市場在未來幾年的成長大多來自於傳統量大的消費性電子市場。據市場研究機構Gartner Dataquest估計,2004年的低成本FPGA市場規模大約為3.5億美元,並將於2008年成長至超過11億美元。


《圖一 低成本FPGA市場規模將持續成長》
《圖一 低成本FPGA市場規模將持續成長》

FPGA普遍被認為是建構原型和開發設計的最快途徑。FPGA矽晶片由於能夠進行編程、除錯、再編程和重複操作,因此可以充分地進行設計開發和驗證,比ASIC環境能更快實現相同的設計,而且風險更低,因為它不需要“重新設計”一組光罩,只需對FPGA重新編程即可。FPGA還可透過其現場編程能力延長產品在市場上的壽命,而這種能力可以用來進行系統升級或除錯。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
FPGA開啟下一個AI應用創新時代
專攻低功耗工業4.0應用 可程式化安全功能添防禦
以設計師為中心的除錯解決方案可縮短驗證時間
移動演算法 而非巨量資料
最大限度精減電源設計中輸出電容的數量和尺寸
comments powered by Disqus
相關討論
  相關新聞
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值
» ST:AI兩大挑戰在於耗能及部署便利性 兩者直接影響AI普及速度
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
» 默克完成收購Unity-SC 強化光電產品組合以滿足半導體產業需求


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BT3SE794STACUKU
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw