目前的電子產品市場競爭非常激烈,廠商都希望能在最短時間內將新產品推出市場,以致系統的設計周期越縮越短。在這個發展過程中,現場可程式閘陣列(FPGA)及特殊應用積體電路(ASIC)的重要性越來越受到重視,因為新系統的多數重要功能需藉由此電路執行。對於使用FPGA晶片的系統而言,電源管理是特別需要慎重考量的關鍵之一。為了提供FPGA晶片穩定的電源,全面審視系統的整體電源需求是必要的。同樣的方式也適用於ASIC晶片。
由於系統的起始條件較為複雜,例如暫態行為、開機、關機規格需求及其他因素,因此電源供應系統相對更加重要。依一般晶片的應用要求,電源必須繞過晶片,因此處理旁路或去耦時需要特別小心。(圖一)所示的是能夠滿足FPGA晶片電源需求的典型電源管理系統。一般而言,FPGA晶片至少需要兩組電壓。一組是“核心”提供電源的電壓(1.0~2.5伏特為其典型值),而另一個是輸入/輸出提升電源的電壓(3.3伏特為其典型值)。也有許多FPGA晶片需要第三個低雜訊、低漣波的電壓,以便做為輔助電路電源。FPGA晶片所需的典型電壓是2.5伏特或3.3伏特,但不同系列的FPGA晶片則有不同的電壓需求。
這些電壓所需之電源並非固定的,電流大小取決於應用條件,例如FPGA晶片的速度及使用率等。作業電流可以低至100mA,也可高至20A。以這些系統來說,輸入電壓通常比FPGA晶片所須的任何電壓都要高,因此需降壓並穩壓。(圖二)所示的是適用FPGA晶片最常採用的三款降壓穩壓器,分別是同步降壓穩壓器、非同步降壓穩壓器及線性穩壓器。為系統選用穩壓器時,必須詳細考量系統的規格要求及穩壓器的操作情況,以便互相配合。若要確保系統設計順利,也需要一併考量以下的問題。
輸入電壓(VIN)
FPGA晶片的電源是由銀盒、基架或中間供電幹線提供。輸入電壓一般介於3~15伏特之間,部分工業應用系統的輸入電壓甚至會高達30伏特。輸入電壓可能不會為某一零件供電,因為穩壓器的輸入電壓接腳(VIN)已設定最高的額定值以供應IC電源。
輸出電壓(VOUT)及輸出電流(IOUT)
穩壓器的主要作用是穩定電壓,換言之,無論輸入電壓及負載電流如何波動,穩壓器都可將輸出電壓穩定在一定的標準上。正如先前所說,作業電流可以在低至100mA與高至20A之間的範圍內波動。輸入電壓、輸出電壓及輸出電流等數值一經確定後,便可知道應該選用什麼類型的穩壓器。以下是可供工程師參考的一些實作經驗:
- ●假如功耗不超過 1W,應採用線性穩壓器;
- ●假如輸入/輸出電壓比小於2:1,而輸出電流不超過3A,應採用非同步降壓穩壓器;
- ●假如輸入/輸出電壓比大於2:1,而輸出電流又超過5A,應採用同步降壓穩壓器。
穩壓器將參考電壓與出現在回授接腳上的極小部分輸出電壓加以比較,然後根據回授的電壓穩定輸出電壓。參考電壓通常設定輸出電壓不能低於一定的標準。
有些控制器會有最小On-time的需求。由於On-time,穩壓器無法調低過高的輸入電壓。控制器的最小On-time也限制了輸出電壓設定,限定某一頻率下的輸出電壓的最低值。例如,On-time若超過其最低值,輸出電壓便會超越所需求的值。
降低開關頻率有助提升降壓比。
開關穩壓器的操作頻率
操作頻率的高低對多個重要的參數有決定性影響,受影響的參數包括電感和電容器的大小、效率、漣波電壓以至可用方案的大小。採用較高的操作頻率,系統設計工程師便可選用較小型的電感以及較少的輸出電容,以降低漣波電壓。較高操作頻率的另一優點是工程師可以設計高頻寬的系統。此外,系統設計工程師也可能需要為設計作出特別的安排,讓系統可以利用某一頻帶範圍之外的頻率作業,以免受假訊號干擾。採用可調節頻率的降壓穩壓器有助提高系統設計的靈活性。
效率
效率是輸入功率與輸出功率之間的百分比,效率的高低可以視為一個指標,藉以顯示功耗的大小。但系統設計工程師經常並不太了解效率的真正意義。若電池能無限量地提供輸入電流或是可以不考慮電池壽命的長短,此時效率已非唯一的決定性因素,而功耗會是最值得關注的因素。系統消耗的熱能會令系統元件受熱,而溫度的上升幅度與功耗的大小有直接的關係。受影響的元件包括積體電路、金屬氧化半導體場效應電晶體(MOSFET)、電容器以及電感器。某一面積範圍究竟會消耗多少功率?這一點也很重要。一般來說,1W的功率若透過一平方吋的銅質表面消耗掉,加上在沒有氣流的影響下,溫度會因受熱而上升40℃。
例如,假設:
這樣的功耗若透過一平方英吋的銅質面積消耗掉,會使溫度上升100℃。
以下是另一可供參考的例子:
若與前一例子中的90%效率比較,這個效率數字看來不大理想。但以這個例子來說,一平方吋面積所消耗的功耗只有0.53W,溫度只上升20℃,相比之下,前一例子的溫度則上升了100℃。
以上例子證明功耗比效率更為重要。系統設計工程師若明白這個道理,便可為所設計的系統選擇最理想的效率,以及降低系統的整體成本。
體積
系統設計所規定的晶片面積或高度如果縮小,不但會增加系統的成本,而且效率也會受到影響。例如,小型電感器的有效串聯電阻(ESR)通常都比大型電感器高,而且體積小巧的電感器或小型電解電容器一般都較為昂貴。採用多層式電路板雖然可以縮小體積,但會增加成本。
正如上文所述,部分系統設計工程師可能會刻意提高操作頻率,以便縮小元件體積,但提高操作頻率會增加功率損耗。如果沒有必要而勉強縮小電路板,不但會增加成本,而且必須將功率損耗降低至不必要的低水平。
《圖一 能滿足現場可程式閘陣列(FPGA)及特殊應用積體電路(ASIC)供電需要的典型電源管理系統》 |
|
系統成本
為FPGA晶片提供最具成本效益的電源一直是系統設計工程師的努力方向,但將電源成本盡量降低並不表示要採用最廉價的穩壓器。例如,由於內建場效應電晶體的穩壓器較為昂貴,因此系統設計工程師常常不加思索便拒絕採用這類穩壓器,但在某些應用情況下,這類穩壓器比設有外置式MOSFET的穩壓器更具成本效益。
此外,設有外置式場效應電晶體的穩壓器更易受到來自電路板的雜訊影響。設計簡單而又內建MOSFET的高整合度開關穩壓器便不易受雜訊的影響,解決了大部分因為靈敏度過高而產生的雜訊問題。此外,也應放棄採用雙通道降壓轉換器以取代兩個單通道開關轉換器。不採用多個輸入電容器,可以節省許多成本,而且由於按照設計該兩個相位可以異相作業,因此輸入電容器的均方根 (RMS) 漣波電流可以大幅降低。採用雙相位控制器可以避免拍頻頻率的出現,若採用多個非同步開關穩壓器,而它們都以稍微不同的頻率作業,那就必定會產生拍頻頻率。需注意的是,真正的成本是系統物料清單上所開列的成本,並不是只計算個別元件的成本。採用FPGA的系統除了要符合這些規定之外,可能還要符合下列的某些特別要求:
暫態反應
FPGA晶片的核心電壓會導致電流出現極高的變動率。為此,控制器必須一方面提供較大的步級負載電流,而另一方面又必須將輸出電壓所承受的干擾減至最低。控制器因應這些負載作出反應的能力也因此稱為暫態反應。暫態反應、輸出電容及其有效串聯電阻一旦確定後,會將操作頻寬限定在某一範圍之內。
時序及追蹤
系統啟動時,可能要先啟動某一電源供應,然後才陸續啟動其他的電源供應。若不按照規定的次序啟動電源供應,電源供應便會“鎖定”起來,而FPGA晶片可能會因此而受損或無法執行正常功能。部分FPGA晶片必須在輸入/輸出及核心電壓之間設有時序及/或追蹤功能。(圖三)為多種不同的時序及追蹤系統設計方案。若穩壓器已有供電正常(power good)、啟動(enable)、軟啟動及追蹤等功能,便可輕易添加時序及追蹤功能,或者以後可以隨時添加這兩個功能,使設計更具靈活性。若沒有這兩個功能,便需外加電路以確保可以按照正確次序啟動電源供應。
有關啟動的要求
若要為FPGA晶片設定電壓上升率,可以利用緩啟動電容器加以設定。此外,啟動時的上升電壓一般都必須是單調的,而不是下降的。若電源供應的輸出電容較小,啟動時的電壓會受其影響而下跌。容量夠大的電容器可以儲存足夠的電荷,以便為FPGA晶片提供啟動負載暫態電壓。
同步作業
同步作業功能的作用是確保兩個或以上的穩壓器可以一同鎖定在某一頻率,以免出現拍頻頻率。沒有這個同步作業功能的系統都會出現拍頻的現象。
結語
由於不同的系統有不同的要求,加上FPGA晶片或ASIC各有程度不同的複雜設計,而且使用率也不盡相同,因此電源供應器的配置必須因應不同的要求而作出不同的安排。除了輸入電壓、輸出電壓及輸出電流之外,也需要考量其他的特別要求如時序、追蹤及啟動等條件。此外,設計系統時也需要顧及功耗、體積及成本對系統的影響。(作者為NS美國國家半導體應用技術工程師)
|
|
由於大型IC通常是今日系統中最重要昂貴的組件,因此利用電源順序元件 (power supply sequencer) 來嚴格控制電源轉換特性就成為常見做法。 相關介紹請見「電源順序和追蹤解決方案的設計與選擇」一文。 |
|
為了控制和降低電子產品的功率耗損,尋找延長電池壽命的方法成為首要任務。最近的趨勢和法規均要求電子產品包括AC adapter等,必須滿足或超出未來特定的“主動”和“無負載”模式要求。因此業界需作出配合,使符合標準設計的性能得以保持甚至提升。你可在「AC adapter電源轉換器應用概述」一文中得到進一步的介紹。 |
|
各種應用設備的電源管理需求差異極大,但藉由將應用分類為可攜式或使用外接電源,就有可能更瞭解市場的發展趨勢、採用最適當的用料和方案來快速設計。 在「電源管理的應用趨勢 」一文為你做了相關的評析。 |
|
|
|