帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
在高效能DSP應用中使用PLD
 

【作者: 陳國裕】   2002年08月05日 星期一

瀏覽人次:【4230】

前言


設計工程師面對著必須以最短的時間、更少的資源,設計出更高效能通訊系統的挑戰。此外,這些設計師們還必須考慮到快速改變的新興與千變萬化的技術。今日,各種應用對於效能的需求更加殷切,需要一種更具彈性並容易執行的解決方案。其中一個解決方案便是可編程邏輯(PLD),能夠提供彈性、高效能並讓產品及早上市。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
共同建立大膽的 ASIC 設計路徑
以設計師為中心的除錯解決方案可縮短驗證時間
解決功率密度挑戰
FPGA從幕前走向幕後
遵循DO-254標準與流程 及重大/輕微變更的分類概述
comments powered by Disqus
相關討論
  相關新聞
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值
» ST:AI兩大挑戰在於耗能及部署便利性 兩者直接影響AI普及速度
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
» 默克完成收購Unity-SC 強化光電產品組合以滿足半導體產業需求


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BP6YSAGGSTACUKF
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw