自有半導體元件以來，晶片製造商就將鋁當成主要的導線材料，這是因為鋁在電路圖案的沉積和蝕刻十分容易；但以鋁作為導線的傳統製程晶片，其缺點在於當導線變得很細時，便無法可靠的承載電流，若再繼續微小化不但無法提高IC性能，反而會降低效能，這使得鋁在未來的IC製程應用方面受到相當程度的限制。

隨著積體電路製程技術迅速成長，元件尺寸不斷縮小至深次微米（Deep Sub-Micron meter），並更進一步邁向奈米（nanometer）等級的領域，致使IC單位面積之元件密度急遽增加。在IC製程中，需靠金屬導線為各個電晶體間相互連接傳遞訊號，當IC之積集度（integrity）增加，晶片表面無法提供足夠的面積製作所需之金屬導線，而必須使用多層的連接線路設計，這些複雜金屬導線就是晶片的導線結構（interconnect）。在要求產品微小化的同時，元件中的導線線寬也必須應需求而縮小，但是線寬縮小將導致較高的電阻，較窄的導線間距則造成較大的電容，而影響了訊號的傳輸速度，(圖一)是數值模擬的結果，在0.25微米世代以下，導線的訊號延遲將超過元件的訊號延遲，因此為了降低訊號延遲的效應，使用低電阻係數的銅導線就成了半導體業者積極研發的解決方案。

如何改善因導線細微化而生之訊號延遲
...
...