对台湾而言,八月份仍然是相当炎热,却也是台湾半导体产业开始迈入热闹的时间点,一般来说,通常都是由EDA(电子设计自动化)暨IP(矽智财)供应大厂Cadence (益华电脑)先打前锋,为全球半导体产业发展趋势的交流互动,揭开热闹的序幕。
各方菁英 齐聚CDNLIVE 2015
CDNLIVE对Cadence乃至于全球半导体产业一直都是重要的年度技术论坛,随着产业所面临的挑战日益严峻,从EDA、IP、晶圆代工与IC设计等业者在实务上所面临的问题,自然也就不容小觑,而CDNLIVE的内容除了探讨未来的发展趋势外,针对诸多重要技术议题,亦有相当深入的讨论。 CDNLIVE 2015今年参加的人数超过700余位,相较于历年人数,又再度创下历史新高。而今年大会主题演讲的讲师阵容,除了Cadence资深副总裁暨策略长徐季平博士之外,亦有台积电设计暨技术平台副总经理侯永清博士、清华大学副校长吴诚文博士、联发科设计技术研发本部总经理黄世安博士以及亚马逊云端运算服务(Amazon Web Services)资深业务开发主管David Pellerin等人。
图1 : CDNLIVE 2015的主题演讲讲师暨Cadence高阶主管群 |
|
先进制程带动市场机会也带来设计挑战
近年来,Cadence打算从单纯的EDA供应商,转型成为EDA/IP暨系统层级方案的供应业者,与此同时,Cadence在半导体上游仍然有相当比例的耕耘。延续了既有的基调,徐季平以启动系统设计创新为题,为现场学员分享未来科技产业的发展趋势。他引述IBS Foundry Market Trends在2014年12月的预测数据表示,全球晶圆代工业者的主要营收将有相当大的比例来自先进制程,这包含了20/22奈米、14/16奈米以及未来将会发生的10奈米制程,预计到2020年,这些制程所带来的营收就接近400亿美金(总营收约为780亿美金左右)。
图2 : Cadence资深副总裁暨策略长徐季平博士 |
|
既然晶圆代工的营收有很大的比重来自先进制程,对于IC设计业者自然也会产生连动关系,根据IBS的统计,对于IC设计业者来说,设计与良率提升成本的增加,是现阶段最大的挑战,若将7奈米与28奈米相较,前者的成本明显提升数倍之多,若进一步来看成本结构,软体与验证在先进制程所花费的成本更是惊人。
徐季平进一步指出,先进制程进入20奈米后,需要动用双重曝光技术,这对于EDA供应商而言,必须将整体设计流程与相关工具再重新调整,以有效因应先进制程的根本性变化。所以在此次的主题演讲中,徐季平以RTL到GDS生成的设计流程作为主体,向市场宣示了Cadence旗下各大工具与设计流程整合的企图心,整个设计流程包含了Cadence旗下许多重要工具,像是Genus Synthesis、Innovus Implementation System、Tempus Timing Signoff、Joules RTL Power Solution、Quantus QRC Extraction、Voltus Power Integrity以及实体验证系统等重要产品线。
所以从设计流程的第一步到最后一步,如果到最后出了问题,要重新再跑一次设计流程,时间上一定来不及,因此在思考设计流程与工具开发上,从设计流程的第一步开始到最后一步,都要同时考虑进去才行。他也谈到,将设计流程所需要的设计工具加以整合的想法,Cadence早在七年前就已经着手进行,而这项重大工程约莫还需要两年的时间才能大功告成,不过,截至目前为止,绝大部份的设计工具相较于过去都有效能上的明显提升,换言之也达到了各自的里程碑。
从系统整合到晶片开发解决方案完整度才是关键
除了设计工具的整合之外,Cadence近期也十分重视系统业者的发展动态,掌管亚太区的Cadence全球副总裁石丰瑜指出,过去在产业界,有许多人认为EDA在半导体产业的重要性日渐低落,但如果考量到晶片、软体与系统层面之间的连动关系,其实就会发现,EDA业者能够作的事情其实比他们所想像的还要多很多。
石丰瑜观察,欧美与亚太地区市场的市场特性各有不同,欧美客户群偏重取得EDA工具来实现产品层次的想法与创意,但亚太地区近年来出现许多新创或是系统层级的客户,则是会从系统层面思考,在面对不同终端应用在实际环境所面临的挑战,关心的就是如何解决系统开发时所出现的问题,庆幸的是,Cadence的解决方案相当完整,能因应客户需求来提供对应的工具。此外,系统整合业者若要开发自有晶片,可能没有丰富的晶片设计经验与基础,Cadence甚至也要扮演顾问角色,协助建置晶片设计流程,没有太多的犯错空间,所以相较于过去, Cadence在市场上所面对的问题变得更为多元。
徐季平也补充说明谈到,系统业者其实才是最能实现创意的公司,从过去到现在,全球一线的系统整合业者都想要开发专用晶片以让自己的产品性能达到最佳化,他也坦言,过去的确会有系统业者采购ASSP或是ASIC来完成系统设计,但下一个问题是,后续的营运维护要如何因应?再加上自行开发晶片会有不少的成本支出,这也是部份系统业者仍未采取行动的原因。
产业论文竞赛 亦有丰硕成果
CDNLIVE大会的主要目的是提供Cadence使用者一个交流、互动、启发创新的平台,因此已CDNLIVE连续三年举办了产业论文征选,而在今年,论文评选委员会共由12位来自IC设计、ASIC与系统客户的高阶主管组成,包括联发科、瑞昱、英业达与联想等系统厂,其中论文主委由联发科毛政智处长担任。今年的委员会以创新、实用与完整性为标准进行论文评选,选出了三篇得奖作品,分别为:
表1 产业论文竞赛得奖作品
最佳论文 |
The Challenge and Experience Sharing on 16nm Chip Implementation
创意电子(李佳燕) |
优秀论文 |
Early Detection of Layout Induced Stress Effect in 28nm UMC Process Technology
联华电子(罗志文) |
Power State Validation To DVFS Design by Using Pattern-less Verification
联发科(林健伟) |
使用者论文征选举办迄今,已经累积超过40家国内外企业的投稿。大致上,论文的种类可以分为:前端设计/数位实现、系统设计与验证方案、印刷电路板/封装以及类比等四大类别,每年的比重不一而足,这也显见Cadence在不同领域皆有相当深入的著墨。
图4 : CDNLIVE近三年的论文种类分布状况一览 |
|
结论
历经近几年的发展,Cadence俨然已经成为系统层级的方案供应商,在先进制程方面,除了在设计工具的整合展现强烈的企图心外,与晶圆代工与处理器IP业者亦保持相当良好的合作默契,延伸至系统层级,今年也特别邀请到亚马逊讲师莅临CDNLIVE分享IoT产业趋势,可见Cadence在产业界已经累积了可观的基础与成果,未来又将如何演变,值得期待。 (图片提供:Cadence)