Xilinx FPGA被业界广泛地应用在无线通讯基地台设计,包括基频协同处理与其它先进的基频功能。除了频道卡应用外,Xilinx FPGA也提供具成本效益的多种无线通讯界面卡功能,像是数位上行转换(Digital-Up-Conversion, DUC)以及数位下行转换(Digital-Down-Conversion, DDC),其中包括各种先进技术,如波峰因数消减(CFR)与数位预失真(Digital pre-distortion, DPD)。除了针对CDMA与WiMAX的无线通讯介面卡解决方案外,Xilinx也推出TD-SCDMA数位前端解决方案,支援多重载波与多重天线等组态。
波峰因数与RF PA效率
RFPA的功耗效率是设计无限通讯基地台最重要的要素,因为它对OPEX与CAPEX有显著的影响。高效率的RFPA解决方案带来更低的CAPEX,因为系统可使用较小的功率放大器,就能达成相同的输出功率,或较少的冷却设备需求。另一方面,由于功耗较少,OPEX也会降低。
针对效率较高的RFPA需求,促使基地台架构从被动式单载波功率放大器(SCPA)输出转移至数位式的载波,运用多重载波功率放大器(MCPA)产生的中频来传送讯号。后者亦让系统采用CFR技术的应用与数位线性化技术,如DPD。
然而,载波讯号的线性组合,衍生出高波峰对平均功率比(PAPR)。这不仅出现在3G CDMA载波,多重载波EDGE与GSM讯号也是如此。甚至单载波CDMA或OFDM讯号也出现极高的波峰因数(CF),这是来自于CDMA与OFDM载波时产生的许多独立波形的线性组合。
用来量测PAPR的波峰因数可定义如下,由公式(一)推算
《公式一》 |
其中的x 是上行转换窄波讯号的实际值
在高波峰因数环境中,常用的Class AB RFPA必须在特定的输出回退(Output Back Off Level)时运作,如此方能避免高峰值讯号导致RFPA转变成非线性。首先探讨波峰因数与RFPA效率之间的关系。
RF PA效率的定义是在特定运作点时,DC电源的平均输出功率。如公式(二)所示
《公式二》 |
这意谓着若要达到较高的效率,RFPA输出应接近饱和点(此时非线性效应不会产生影响)。然而,在实际的运作中,输出功率偏低,不仅和输入讯号的波峰因数及RFPA有关,其它较微弱的RFPA非线性关系也有影响。
图一显示,输入功率回退(Input Power Back Off)与输出功率回退(Output Power Back Off, OPBO)之间的关联性1。为达到理想的OPBO水准,必须提高IPBO。由于运作点维持不变,公式中的分母固定,但随之OPBO提高而分子减少,进而导致效率降低。
《图一 RFPA的功耗效率曲线》 |
图二显示针对不同等级的放大器在转移电导(trans-conductance)时产生极高的非线性时,所显现的典型RFPA效率,其OPBO则以dB为单位。当回退越高,Class AB RFPA 在12dB的OPBO时,效率从70%下滑到约10%。
《图二 RFPA 效率效能》 |
面对高波峰因数讯号因而增加OPBO,进而衍生效率降低的问题时,有两种解决方法。其中之一是使用高效率的波峰因数消减机制来降低多重载波输出讯号的PAPR,或(与)使用数位预失真(DPD)技术来拉大RFPA线性运作的范围。藉由降低输出至RFPA讯号的PAPR,可降低IPBO,同时OPBO也进而压低,如此就能增进效率。
在CFR方面,一般效率约在16%左右,若没有使用CRF则约为8%。在以下的章节,我们将介绍各种常见技巧,并深入探讨在各种TD-SCDMA多重载波应用中,Xilinx的脉冲消减CFR (Pulse Cancellation CFR, PC-CFR)机制在效能与资源使用效率的表现。
CFR技术
业界至今推出许多CFR机制,运用编码选择、 I & Q或基频极性剪裁、波峰修整 (PW-CFR)、杂讯调整(NS-CFR)、以及脉冲注入(PI-CFR)。 Xilinx推出一种名为波峰消减(PC-CFR)的技术,它具备减少运算的负荷以及其它方面的优点,使得此技术在使用更少资源的同时,效能也更优异。
在详细探讨PC-CFR之前,先概略上述3种常见的技术。
波峰修整CFR (PW-CFR)
PWC-CFR是传统剪裁技术的延伸,利用时域调整的方法来剪裁讯号以降低PAPR的功效。
传统剪裁的公式如下所示
《公式三》 |
其中c(n) 定义来自于以下公式,当中的A是波峰剪裁讯号的最大允许值。其想法是用函式b(n)来取代c(n),利用适合的窗口范围来限制波峰剪裁讯号的展频。
《公式四》 |
PWC-CFR 模块图表,如图三所示
《图三 PW-CFR 模块图表》 |
PW-CFR处理讯号的ACLR 与EVM 效能, y(n) 值取决于窗口种类以及窗口长度。窗口的长度可在ACLR与EVM效能之间做取舍,较长的窗口获得较佳的ALCR数据,但须舍弃EVM的效能。
杂讯调整CFR (NS-CFR)
这个机制最先运用在Xilinx针对WCDMA数位前端元件以及后续推出的WiMAX参考解决方案。 NS-CFR藉由将超过特定消减门槛的样本全数剪裁,以达到减少波峰因数的效果。
《图四 NS-CFR 机制概念图》 |
图四显示NS-CFR (亦称为错误分派CFR)系统的模块图表。传统的极性剪裁技术用来裁去超过特定门槛的波峰讯号。经过剪裁的讯号必需再处理杂讯调整,确保因剪裁动作而落在讯号频带内的杂讯。
杂讯调整的剪裁讯号将从原始讯号传送到频道,以降低PAPR。上述机制中,在处理过程产生的波峰,可于后续的阶段再加以利用。 NS-CFR 机制提供超越PW-CFR 的效能。
脉冲注入CFR(PI-CFR)
图五表示简化版的PI-CFR机制。这项技术通常运用于数位剪裁程序的最终阶段。
《图五 PI-CFR 机制》 |
基本来说,PI-CFR机制会在低于采样率的比例下侦测输出端的高PAPR讯号,锁定超过剪裁门槛的波峰,对应到相同振幅的「完整」讯号,但其位相是相反的。产生的讯号用来抵消侦测到的波峰讯号,如图五模块图表所示。
封包的PI-CFR系统含有一系列侦测与消减(PDC)阶段,以及数量有限的脉冲产生器。因多个PDC的同时运作,引发在阶段过程中波峰的重新产生。
波峰消减CFR (PC-CFR)
PC-CFR 技术提供类似NS-CFR的波峰因数降低效果。
但有别于稍早介绍的NS-CFR,在PC-CFR机制后,产生的频谱型讯号是参考波峰采样,在经过适当的延迟处理后,用采样讯号来剪裁原始波峰讯号中超过剪裁门槛的部份。在NS-CFR中,所有剪裁过的杂讯采样都经过滤波处理,且使用于幅度剪裁对应的原始延迟波峰讯号。
简化方法的结果,仅使用波形样本来剪裁,会产生较少的失真,也会降低运算的负荷。
在各个PC-CFR 阶段,可能含有4个 CPGs (消减脉冲产生器),波峰调整涉及复杂的重整处理。 PC-CFR机制的另一个优点,是它带来的弹性,相同系统能支援多个无线传输界面标准,能适当地变更产生脉冲的滤波器。
图六显示CFR输入的CCDF图,以及在7% EVM运作点的CFR输出,加上超过15MHz频宽的6个非邻近TD-SCDMA载波,在1E-4的增益是3dB。模拟作业在76.8 MSPS的输出采样率下完成2。在图七中,描绘类似组态下,频谱辐射掩模(SEM)的PSD效能。
《图六 CDF图: 6个超过15 MHz非邻近TD-SCDMA 载波》 |
《图七 CFR 输出的PSD以及二次交迭运算PC-CFR的输出》 |
图八显示PC-CFR、NS-CFR、以及PW-CFR的效能比较。 PC-CFR 在不同EVM值下提供最好的效能,而PC-CFR在二次交迭运算后增加的效能幅度有限。
《图八 各种TD-SCDMA @ 76.8 MCPS机制的效能比较》 |
表一列出二次交迭运算PC-CFR所需使用的FPGA资源
表二列出一个10MHz、6载波、3天线(6C3A)TD-SCDMA 76.8 msps数位前端元件的资源使用状况,每个天线需要一个二次交迭运算PC-CFR模组。这种组态可应用到基地台以及远端无线电。
根据表二的资料,使用两个 V4SX35 FPGA让研发业者能建构一个6C6A数位前端解决方案,内含CFR,能提供较高效率的RFPA。这点相当重要,尤其是在需要传导冷却的RRU环境。
诚如本文所讨论,PC-CFR很显然的胜出其它同类型产品,因为它提供超越其他机制的效能,且使用较少的FPGA资源。再加上许多TD-SCDMA DFE参考设计方案,让基础建设设备研发业者能缩短产品上市时程,并得到较高的成功机率。
<附注: [1] OPBO被定义为最大输出饱和功率与实际输出功率比
[2] PC-CFR参考设计方案亦可适用于61.44MSPS DFE解决方案>