账号:
密码:
最新动态
产业快讯
CTIMES / 文章 /
以设计师为中心的除错解决方案可缩短验证时间
 

【作者: Neil Hand】2022年07月28日 星期四

浏览人次:【2680】

随着设计规模变得越来越大,功能越来越多,复杂性也在持续呈爆炸式增加。对於整个设计和验证团队而言,无论是在时间、工作量和经费上,运作的成本都呈现指数性增长。



图一 : 若未能尽早发现问题,就需要花更多精力来寻找并修复问题。(source:Wilson Research Group and Siemens EDA, 2020 Functional Verification Study)
图一 : 若未能尽早发现问题,就需要花更多精力来寻找并修复问题。(source:Wilson Research Group and Siemens EDA, 2020 Functional Verification Study)

造成预算超出和计划延迟的一个重要原因是设计错误,而这些错误原本是可以在设计过程中修正的,且不需要用到精密复杂的验证程式,也不必具备深奥难懂的验证技术知识。但是,如果这些错误转给验证和整合团队时,会导致设计流程停顿下来,迫使验证工程师将有错误的区块送回至设计工程部门。


解决此问题的最隹方式是,在区块和子区块设计期间从源头修正错误。要做到这点,设计师必须改变他们看待并处理验证和除错的方式,并且需要工具来帮助他们将合理品质的产品尽快地交给验证团队,让验证工程师能够调教区块并予以整合。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
FPGA开启下一个AI应用创新时代
共同建立大胆的 ASIC 设计路径
专攻低功耗工业4.0应用 可程式化安全功能添防御
移动演算法 而非巨量资料
最大限度精减电源设计中输出电容的数量和尺寸
comments powered by Disqus
相关讨论
  相关新闻
» 豪威集团推出用於存在检测、人脸辨识和常开功能的超小尺寸感测器
» ST推广智慧感测器与碳化矽发展 强化於AI与能源应用价值
» ST:AI两大挑战在於耗能及部署便利性 两者直接影响AI普及速度
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
» 默克完成收购Unity-SC 强化光电产品组合以满足半导体产业需求


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BP5QI5XISTACUK1
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw