帳號:
密碼:
最新動態
 
產業快訊
CTIMES / 文章 /
以SystemVerilog語言提升EDA工具設計產能
專訪新思科技行銷部門資深總監Steve Smith

【作者: 王岫晨】   2006年04月01日 星期六

瀏覽人次:【5451】

SystemVerilog目前已經漸漸成為設計與驗證的主流語言,許多廠商在其產品設計中都採用這樣的標準。目前全球估計已有超過150家廠商採用SystemVerilog,而許多先進設計與驗證工程師也開始在standardization process中使用此種語言。


SystemVerilog是國際電機電子工程學會(IEEE)近期所通過的電子設計的新標準語言。過去IC設計廠商普遍採用的設計語言主流為Verilog,而SystemVerilog則是Verilog的延伸與擴充版本。SystemVerilog可廣泛應用於新一代的先進電子產品硬體設計、規格開發及驗證等流程上。


《圖一 新思科技行銷部門資深總監Steve Smith》
《圖一 新思科技行銷部門資深總監Steve Smith》

對於開發EDA(Electronic Design Automation)工具的廠商來說,當SystemVerilog成為標準語言之後,可以藉由支援SystemVerilog開發更多的EDA工具,來符合客戶的設計需求。根據統計,目前以SystemVerilog語言為基礎所開發出來的EDA工具及解決方案已經超過75種,預料在IEEE通過SystemVerilog語言成為業界的標準後,會有更多的業者投入相關工具的研發,以增進不同EDA工具之間的相容性,這對於IC設計產業的發展來說也將有非常大的幫助。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
您需要了解的五種軟體授權條款
AI助攻晶片製造
SLM晶片生命週期管理平台 形塑半導體智慧製造新層次
搶挖美國人才 中國期望在EDA產業彎道超車
協助消費性IC設計走向可預期的成功
comments powered by Disqus
相關討論
  相關新聞
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
» 默克完成收購Unity-SC 強化光電產品組合以滿足半導體產業需求
» 新思科技與台積電合作 實現數兆級電晶體AI與多晶粒晶片設計
» 恩智浦提供即用型軟體工具 跨處理器擴展邊緣AI功能
» AMD攜手合作夥伴擴展AI解決方案 全方位強化AI策略布局


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8B8DR5M58STACUK1
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw