账号:
密码:
最新动态
 
产业快讯
CTIMES / 文章 /
以SystemVerilog语言提升EDA工具设计产能
专访新思科技行销部门资深总监Steve Smith

【作者: 王岫晨】2006年04月01日 星期六

浏览人次:【5451】

SystemVerilog目前已经渐渐成为设计与验证的主流语言,许多厂商在其产品设计中都采用这样的标准。目前全球估计已有超​​过150家厂商采用SystemVerilog,而许多先进设计与验证工程师也开始在standardization process中使用此种语言。


SystemVerilog是国际电机电子工程学会(IEEE)近期所通过的电子设计的新标准语言。过去IC设计厂商普遍采用的设计语言主流为Verilog,而SystemVerilog则是Verilog的延伸与扩充版本。 SystemVerilog可广泛应用于新一代的先进电子产品硬体设计、规格开发及验证等流程上。


《图一 新思科技营销部门资深总监Steve Smith》
《图一 新思科技营销部门资深总监Steve Smith》

对于开发EDA(Electronic Design Automation)工具的厂商来说,当SystemVerilog成为标准语言之后,可以藉由支援SystemVerilog开发更多的EDA工具,来符合客户的设计需求。根据统计,目前以SystemVerilog语言为基础所开发出来的EDA工具及解决方案已经超过75种,预料在IEEE通过SystemVerilog语言成为业界的标准后,会有更多的业者投入相关工具的研发,以增进不同EDA工具之间的相容性,这对于IC设计产业的发展来说也将有非常大的帮助。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
您需要了解的五种软体授权条款
AI助攻晶片制造
SLM晶片生命周期管理平台 形塑半导体智慧制造新层次
抢挖美国人才 中国期望在EDA产业弯道超车
协助消费性IC设计走向可预期的成功
comments powered by Disqus
相关讨论
  相关新闻
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
» 默克完成收购Unity-SC 强化光电产品组合以满足半导体产业需求
» 新思科技与台积电合作 实现数兆级电晶体AI与多晶粒晶片设计
» 恩智浦提供即用型软体工具 跨处理器扩展边缘AI功能
» AMD携手合作夥伴扩展AI解决方案 全方位强化AI策略布局


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8B914LC7USTACUKV
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw