帳號:
密碼:
最新動態
產業快訊
CTIMES / 文章 /
多路輸出可編程時脈簡化嵌入式多處理器設計
 

【作者: Baljit Chandhoke】   2016年05月13日 星期五

瀏覽人次:【35184】


今日的嵌入式產品與幾年前的產品相比較,要來得更複雜和精密。這類設計可能會包括現場可程式化閘陣列(FPGA)晶片及一個分開的圖形處理器(GPU),再加上多種連接埠,如視頻端子、USB、Wi-Fi、高速有線乙太網路,或甚至工業用ModBus或FieldBus。這些每一個處理器和子系統都需要不同的時脈頻率和類型,彼此之間卻不相關連,因此各有其不同的時脈訊號需求。設計這樣的系統─產生精密效能的不同時脈,並給予這些時脈個別的負載─是產品工程師所需面對的新增的挑戰。


用直接明顯的方式提供這些時脈,看起來似乎很簡單:使用所需的時脈產生器,無論多少個,並將每一個時脈置放於印刷電路板(PCB)目標負載的旁邊,或使用以主時脈驅動的時脈樹即可。這樣做可解決多時脈的問題,至少理論上是如此,因為這可滿足每一個負載設備的需求,其方法為使用訂製的時脈訊號以符合特殊的需求。每一個時脈來源被安置在它負載的附近,因此時脈群體中的以及時脈之間的串擾和訊號就會降低,因而將增加的時脈抖動和畸變降至最低。
...
...

使用者別 新聞閱讀限制 文章閱讀限制 出版品優惠
一般訪客 10則/每30天 5/則/每30天 付費下載
VIP會員 無限制 20則/每30天 付費下載
相關文章
FPGA開啟下一個AI應用創新時代
專攻低功耗工業4.0應用 可程式化安全功能添防禦
以設計師為中心的除錯解決方案可縮短驗證時間
移動演算法 而非巨量資料
最大限度精減電源設計中輸出電容的數量和尺寸
comments powered by Disqus
相關討論
  相關新聞
» 史丹佛教育科技峰會聚焦AI時代的學習體驗
» 土耳其推出首台自製量子電腦 邁入量子運算國家行列
» COP29聚焦早期預警系統 數位科技成關鍵
» MIPS:RISC-V具備開放性與靈活性 滿足ADAS運算高度需求
» 應材於新加坡舉行節能運算高峰會 推廣先進封裝創新合作模式


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BP9K7QLMSTACUKN
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw