在所有的軍事與航太應用中，已經比以往更重視尺寸大小、重量與電源消耗（SWaP）的議題，必須實際地對這些議題進行管理與縮減，以便能夠增進運作與後勤支援上的效率、提高任務的運作時間，並降低整體的系統擁有成本。系統更新功能可以帶來功能與效能上的增加，讓大家對SWaP更為重視。此外，市場也會隨著系統變得更小、更輕與更便宜而隨之拓展。

但是想要降低SWaP，也有許多顯著的挑戰需要去面對，像是安全通訊與雷達應用等許多既有的平台，都會有大型的電池，或是供應電源時需要採用如散熱器與風扇等冷卻系統。就算是採用了大型電池，一些這種類型的系統還是只能持續運作幾個小時，導致必須將它們丟到非實際部署的實驗單位使用。在許多其他的應用中，尺寸、重量、功率消耗都有所限制，甚至是以上三種因素都會受到限制。例如像是飛機在翻新無線電或航空電子系統時，必須符合原有的機箱大小，或是雷達系統的效能與精確度必須在既有的系統設計上再進行增進。最後，後勤支援與維護能力也是一大挑戰。本篇文章將審視在軍事平台上的SWaP驅動力量，分析特定的應用，並且討論現今的先進FPGA與結構化ASIC將如何有效率地用於解決SWaP議題。

在軍事系統縮減SWaP議題

SWaP的縮減是受到應用需求所驅動，如圖1所示，許多的應用都需要增加功能與效能，並需要縮減或至少要維持既有的SWaP限制。舉例來說，在更新時對飛機上的既有機箱尺寸或電源需求都會受到限制。

《圖一　軍事應用的SWaP象限》

在象限的另一端，一些應用都需要盡可能採用最小的尺寸、重量、功率消耗，或者是以上三者皆是，例如包括用電池運作的感測器，需要能夠在現場一次使用數個月，或是採用電池操作的手持無線電都會影響到使用的時間。針對這些應用，首要目標便是要提供最小與最輕的產品，並擁有最長的現場可用壽命。

SWaP之間的相互關係

明顯地，增進效能與功能將會衝擊到電源的消耗，會進而影響到電源供應的形式、熱量管理需求、機箱尺寸與重量。因此，在設計流程的早期便專注在功率的降低是相當關鍵的事，以便能符合終端系統的最小尺寸與重量。一個有效率的SWaP平台必須鎖定正確的矽晶片解決方案，以便符合靜態與動態電源預算、效能目標與整合上的需求。無論如何，首先要完全了解終端系統的需求，以鎖定合適的系統解決方案，將是相當重要的事。

在安全通訊應用中的SWaP挑戰

像是行動無線電與感測器，以及像是內聯網路加密器（INE）與內聯媒體加密器（IME）之類的有線應用，在安全通訊應用中的需求與無線通訊並不相同。對無線應用來說，較長的運作時間與較小、較輕的電池與無線電都是關鍵要素。此外，對於像是士兵無線電波形（SRW）等較新的波形處理，都需要較高的整合性。有線應用則需要更多的功能性、較高的效能與較快速的加密能力，並需設計成相同的外型尺寸，但在一些狀況中，像是IME則會要求較小的外型尺寸。

在雷達、感測器與電子戰爭平台應用中的SWaP挑戰

在設計雷達系統進行SWaP考量時，所需面對的挑戰已經逐漸在增加，更多的處理工作已經被推向系統前端，這讓前端介面卡變得更為複雜與更為先進。增強型的數位波束成形功能需要增加處理的效能，這將會增加電源功率的需求，並讓受限空間中的熱量問題更需要進行熱能管理。新的後處理解決方案已經趨向需要在更小的空間中使用更多電源功率，且新的VPX卡讓冷卻問題變得更為重要，這讓新的系統設計準則中的SWaP成為關鍵的因素。

每次科技的進展都會增加士兵追求更寬廣與更深入的智慧功能，此時雷達與電子光學感測器的組成，則需要更為複雜的電子與訊號處理演算法，這讓感測器需要擁有更大的靈活性、辨識力、範圍與可靠性，由於熱能與散熱方面的問題，讓SWaP面對著更大的挑戰，設計師需要在多重的設計檢視點中，在功率需求與效能之間做困難的抉擇。

在安全通訊應用中的SWaP挑戰：案例研究

大多數的無線與有線通訊系統都是雙向或全雙工運作，這意味著在傳輸與接收兩方面都是必要的處理功能。舉例來說，從媒介（射頻、銅纜或光纖）中的接收到路徑所處理的訊號，然後將它們轉換為資訊。相反的，還有包括封包處理、加解密處理，以及波形與有線介面處理等來自資訊到傳輸端的處理功能。

封包處理包括將語音、視訊與資料轉換成為封包，在封包通訊協定之間進行橋接，以及從來源到目的之間進行封包的路由與交換，以上的傳輸過程都是不安全的。加解密處理牽涉到使用具有分類與非分類演算法能力的冗餘加解密引擎，以便進行位元加密，加密的位元流則會進行比較，以確保封包被安全地加密，並且對密鑰進行產生與管理。波形（或無線射頻）與有線介面所處理轉換的加密封包，將成為位元流以便進行傳輸，然後轉換位元成為訊號，或是透過射頻轉換位元成為符號、套用調變，以及升頻轉換符號為中頻（IF），且射頻、電子或光學訊號會轉換位元成為符號、套用調變，並轉換符號到銅纜或光纖媒介。

如圖二所示，安全通訊應用範圍可從在路由器與交換器上的網路加密卡，到在感測器與手持無線電設備上的小型數據機等。

《圖二　安全通訊應用象限》 - BigPic:561x355

使用StratixR與CycloneR FPGA、HardCopyR結構化ASIC與QuartusR II開發軟體，軍用系統設計師可以為他們的系統進行功率消耗與效能的最佳化。主要的應用及FPGA的用途為：

Altera解決方案對SWaP、整體生產力與系統價值的影響

像是HMS、GMR與PCMCIA IME等安全通訊應用具有最大的SWaP敏感度需求，表1提供了對這些應用搭配相對應Altera低功率消耗元件與生產力工具的彙整。

HMS外型系統

HMS、GMR與PCMCIA IME具有最敏感的SWaP需求，Altera的Cyclone III與Stratix III FPGA則在軍用品生產平台的實行上，擁有令人信任的設計，以可有效率地進行SWaP最佳化，比便能符合這些挑戰。由於士兵需要攜帶更多的軍用品與隨身護具，而不是去攜帶一堆電池，因此用電池運作的HMS系統便對SWaP應用有最急迫的需求，這些挑戰包括：

Cyclone III FPGA可為電池運作的HMS系統節省功率消耗，可以先前的實行方式便可增加四倍的運作時間，且可增加超過三倍（語音、視訊與資料）的功能特性，以及在相同的功率消耗條件下具有軟體通訊架構（SCA）的能力。此外，可透過使用比以往實行方式採用更小的電池、冷卻與穩壓零組件，以縮減尺寸與重量。因為想要達到最小化的實行方式，便需要對零組件的數量有所限制，整個波形處理現在已經可以整合到單顆Cyclone III FPGA之中，可以每秒數百萬位元的速度處理中頻IF、調變與位元層級功能。

為了在這些無線電平台上透過減少電源功率需求來增加運作時間，並大幅地縮減尺寸與重量，現在已經可以被實現了。用於軍用手持裝置的常見電池是BA5590，參考圖三，如果功率消耗需求可以與BA5800電池符合，便可以達到尺寸縮減92%，重量也可減輕78%的目標，參考表二。

《圖三　較小的電池可以節省尺寸與重量》

這種功率節省方式有另一種較不明顯的效益，如增進運作效率與後勤支援能力。當每位士兵必須攜帶超過兩磅的電池時，電池的儲存與運輸成本也將快速地提高，從後勤管理的角度來看，降低功率消耗將能夠巨幅地降低擁有成本。

PCMCIA內聯媒體加密器

PCMCIA的IME可以使用已商業化的現貨（COTS）架構運算平台，來執行安全性軍事應用。舉例來說，轉而使用內建的RJ-45乙太網路接頭，使用者便可以插入既有的乙太網路線到IME上，以連接到公共的基礎建設，建立安全穩定的連線。PCMCIA IME的SWaP議題是建立在2瓦的功率消耗限制，以及外型的限制為2x3英吋，如圖四所示。

《圖四　PCMCIA IME》 - BigPic:599x233

單晶片的IME對這些應用來說都太耗電了，但使用多重的低功率消耗Cyclone III FPGA便可以減少功率消耗，達到2瓦的SWaP限制。這種解決方案可以在相同的功率消耗條件下，提供較高的加密頻寬並增加密鑰管理能力。此外，Cyclone III FPGA有較小的封裝規格，可以符合對高度要求較低的需求，且較小封裝所佔的面積也可讓擺放位置與熱量分散更具有彈性。

Altera的65-nm Cyclone III FPGA是針對SWaP進行最佳化的量產品，結合了包括邏輯單元（LE）、嵌入式記憶體、乘法器與I/O等資源容量，搭配最積極的功率消耗降低技術與最小的封裝，可以實現最高級的SWaP要求。像是Cyclone III元件這類的低功率消耗FPGA，都已針對電池操作的無線電設備進行最佳化，具有充分的訊號處理資源來進行高階的波形處理，但相較於90-nm元件，則僅需十分之一的靜態功率消耗。

地面行動無線電

GMR是未來戰鬥系統的心臟，在網路導向的戰爭模式下，它們可放在車輛上以便在士兵與命令組織之間建立鏈結。GMR需要4通道的多重波形處理，比HMS無線電需要較高的頻寬，並有不同的SWaP需求，其功能性也比HMS無線電要求更高。針對這種應用，Stratix III元件可提供更多的功能，並保持功率消耗在可控制的狀態，參考圖五。

《圖五　通道的GMR數據機》 - BigPic:599x304

Stratix III可編程功率消耗技術增加了三倍的功能特性，具有波形處理的彈性，封包處理與SCA能力則可以符合車載功率消耗的要求，並可以抵抗在沙漠進行戰鬥時的嚴峻環境，相較於以往的實行方式，將可搭配更小型的冷卻與穩壓零組件。Stratix III FPGA具有340K LE與超過17 Mbytes的記憶體，可以整合多重的波形處理到單一顆FPGA中，並可在每秒百萬位元的速率下處理中頻、調變與位元層級功能。Stratix III FPGA具有先進的I/O介面，可以與通用型處理器（GPP）與DSP元件協同處理工作，搭配上先進的軟式核心CPU，Stratix III FPGA能為GPP執行封包處理工作。

Altera的高效能、高容量Stratix III FPGA，使用了最先進的架構能力，可用最少的功率消耗提供最大的功能性，包括可編程功率科技與可選核心電壓技術。這些元件是專門為解決廣泛的AMF元件、GMR與特殊運作的數據機所設計，具有最大的DSP效能。

針對SWaP受限系統的矽晶片解決方案

像是Cyclone III、Stratix III FPGA與HardCopy II結構化ASIC這類現今最先進的65-nm FPGA，以及Quartus II開發工具都已經針對關鍵的軍事－航太應用需求進行設計，功率消耗的縮減已經位於第一優先考慮因素。

台積電（TSMC）的65-nm低功率消耗（LP）製程，已經獲得行動電話半導體的領導供應商所認可並進行量產，這是降低功率消耗的關鍵因素。Cyclone III元件是唯一具有足夠的容量，可以支援士兵無線電波形處理，且靜態功率消耗在200毫瓦以下的低功率消耗FPGA，相較於之前的解決方案便有需要耗費數瓦功率的限制。Altera的Cyclone III FPGA已經針對低功率消耗進行最佳化，以協助您管理熱能需求，降低或排除系統的冷卻成本，並為手持式應用延伸電池的使用時間。Cyclone III元件產品系列是唯一提供高達120K邏輯單元（LE），且靜態功率消耗低於0.2瓦的FPGA。

Stratix III元件提供業界最高的效能，又比前一代的FPGA所需的功率消耗低50%，提供了每瓦最高的傳輸量效能，驅動系統仍然必須要對功率消耗有所重視，搭配在矽晶片層級的創新、電路科技、架構與軟體工具，下一代的軍用平台可以在不影響到功率消耗的條件下，繼續增加效能與功能性。

針對有高容量與效能需求的系統，HardCopy結構化ASIC可提供業界唯一的無縫式FPGA到結構化ASIC的升級流程，讓系統可以滿足增加功能或整合功能的需求，並在降低功率消耗的同時還提升效能，並能對大量的應用提供足夠的成本優勢。

解決SWaP的困境：Cyclone III低功率消耗FPGA

Cyclone III FPGA是在台積電的65-nm低功率消耗（LP）製程技術下所開發，這個技術也得到其他手機零組件的主要半導體製造商所採用，這種先進製程採用較小的製程線距，結合架構上的最佳化，讓Cyclone III元件能夠比90-nm架構的Cyclone II元件提供高達30%的較低整體功率消耗，還能夠保持動態與靜態功率消耗到最小值。製程與架構上的強化讓Altera能夠在Cyclone III元件上採用包括低介電質、變動通道長度與氧化層厚度，以及多重電晶體臨界電壓等先進技術，參考圖六。

《圖六　台積電的65-nm製程》

Cyclone III FPGA採用多重電晶體厚度，為非關鍵性速度的電晶體使用較厚的閘極氧化層，以減少洩漏電流流經這些電晶體，如此一來將可減少靜態功率消耗。使用多重的臨界電壓，將可提供為非關鍵性速度的電晶體使用較高臨界電壓的機會，以減少洩漏電流的產生。

閘極或電晶體的通道長度會影響它的速度與次臨界洩漏電流，當電晶體的長度接近65-nm製程的最小閘極長度時，次臨界洩漏電流將會大幅地增加。Altera在對效能需求不高的電路中，使用較長的閘極長度以減少洩漏電流的產生，並在關鍵之處縮短閘極的長度。Altera也在Cyclone III FPGA中使用低介電質，以隔離金屬層、減少電容，這些作法都與減少動態功率消耗有最直接關係。

Cyclone III FPGA的功率消耗

Cyclone III FPGA針對低功率消耗進行最佳化，以協助我們管理熱能需求，為手持式應用減少或消除系統的冷卻成本，並延伸電池的使用時間。Cyclone III元件產品系列是第一個提供高達120K邏輯單元（LE），且靜態消耗功率低於0.2瓦的FPGA。

圖七顯示了Cyclone III產品系列FPGA在不同運作頻率下的典型功率消耗，在像是20 MHz這種具代表性的運作頻率下，具有120K-LE的EP3C120是最大的Cyclone III元件，僅消耗小於600毫瓦的功率，就算是在高達100 MHz運作頻率之下，EP3C120也僅消耗少於2瓦的功率。

《圖七　Cyclone III FPGA的典型功率消耗》 - BigPic:619x232

如果沒有採用降低功率的策略，在65-nm半導體製程下的靜態功率消耗會大幅地增加，靜態功率消耗會在次微米製程下大幅提高，是因為洩漏電流增加的緣故（包括跨越在65-nm製程較薄處所使用的閘極氧化層穿隧電流），也就是次臨界洩漏電流（穿襚與漏極到源極電流）。Altera已經在Cyclone III元件上為降低靜態功率消耗跨出了極具意義的一步。

圖八顯示了Cyclone III元件在25°C與85°C結溫時的靜態功率消耗。最小的Cyclone III元件在25°C時靜態功率消耗僅有35毫瓦，最大的Cyclone III元件在85°C時的靜態功率消耗也僅有170毫瓦。

《圖八　Cyclone III FPGA的典型靜態功率消耗》

解決SWaP的困境：Stratix III高效能FPGA

Stratix III元件提供了業界最高的效能，比前一代FPGA還要減少50%的功率消耗，下一代的軍用平台可以從這些Stratix III FPGA在功率的不斷創新上，獲得以下完整的優勢：

可編程功率科技

目前僅有Stratix III FPGA能夠支援可編程功率科技，可以針對每個可編程邏輯陣列區塊（LAB）、數位訊號處理（DSP）區塊與記憶體區塊，依據您的設計需求進行高速或低功率消耗的設定。

其他所有FPGA所包含的區塊都是設計為僅能保持唯一的一種速度，也就是儘可能以最快的速度運行，以支援時序最關鍵的路徑（如同在圖9中所描繪的黃色區塊）。在Stratix III FPGA中使用可編程功率科技，在陣列中所有的邏輯區塊中，除了這些時序最關鍵的部分之外，所有的其他區塊都是設為低功率消耗模式（如同在圖9中所描繪的藍色區塊），因為只有時序最關鍵的區塊設定為高速模式，因此可以實際地降低在Stratix III元件中的功率浪費。

《圖九　標準的FPGA架構與具有編程功率科技的Stratix III FPGA架構的比較》

大多數的設計僅有非常少的關鍵路徑需要最高的效能邏輯來符合時序，大多數設計中的路徑都會有大量的過剩餘裕（依據71個客戶設計中的餘裕統計圖），Quartus II軟體使用了Stratix III的可編程功率技術，可以自動地從非關鍵設計路徑上所找到的過剩餘裕中獲得優勢，一方面在關鍵路徑上儘可能維持最高的效能，又可以最小化功率消耗。

可選擇核心電壓

另一個獨特的Stratix III功率特性（獨立於可編程功率技術之外），稱之為可選擇的核心電壓，提供您使用0.9V核心電壓來節省功率的選項，設計必須使用1.1V核心電壓以達到所需的最高效能，但當設計需要最小的功率消耗時，便可以使用0.9V核心電壓。可編程功率技術可以大幅地降低功率消耗，這跟使用何種核心電壓並沒有關係。

製程與電路科技

Stratix III元件沿著主要電路使用最新的製程與電路技術，且採用創新架構來最小化功率消耗，並仍然可以提供可與任何FPGA相抗衡的最高效能，在Stratix III FPGA中採用了其中的一些技術，包括多重臨界值電晶體、可變閘極長度電晶體、低介電質、三閘極氧化層（TGO）、超薄閘極氧化層與張力矽晶。

Quartus II PowerPlay功率分析與最佳化工具

Quartus II PowerPlay功率分析與最佳化工具可以協助保持您設計的整體功率消耗為最小值。Altera於2005年在Quartus II軟體上開始提供先進的功率最佳化能力，並能夠立即地將我們客戶的設計，平均降低動態功率消耗達到25%。

從此之後，PowerPlay功率分析與最佳化工具便在合成、佈局與佈線增加了額外的智慧判斷能力的強化。如今，透過在Stratix III矽晶片上結合可編程功率技術一同運作，PowerPlay功率最佳化所達到的功率消耗最小化能力，已經是至今最佳的表現。

工具與矽智財

生產力工具在減輕設計負擔上扮演著關鍵性的角色，並能夠最小化軍用系統在計畫上的風險。設計師可以運用第三方與FPGA供應商的矽智財（IP），以及像是Altera的Quartus II開發軟體等工具，藉用這些先進工具所提供的能力，都可以加速產品面市的速度，包括精確地功率消耗評估與最佳化、虛擬團隊與專案管理、自動化系統整合與應用加速能力，都可以透過整合既有與新開發的演算法，來自動化與簡化設計流程。某些高生產力的軟體套件可以簡化先進波形處理的移植與除錯，並能夠採用像是軟體可編程重新配置（SPR）這類的設計法則。SPR設計法則可以降低風險、IP可重複利用，並可使用FPGA架構的結構化ASIC元件，來降低功率消耗與實行的成本。

供應商的生態體系

設計師可以針對想要的元件產品系列，運用模組化的開發基板，盡快地展開應用軟體的開發。元件基版具有高速的I/O介面，可以延伸功能性與I/O的靈活性，並可使用模組供應商與第三方開發的子卡，來提供先進的原型能力。針對困難的系統實行工作，COTS這類的系統公司可提供符合業界標準且廣泛多樣的介面板，其中包括VME、PCI與AMC等規格，並可結合橫跨SDR與其他軍用領域的系統整合商與SCA供應商所提供的中介軟體、工程與應用專業。

除了SWaP解決方案之外，一些FPGA供應商專注在軍用與航太市場的特殊需求上，遠遠超越基本COTS所能提供的元件，這些供應商具有強化的COTS能力，能夠為軍方政府部門承包商量身訂做地提供商業上的實踐與服務，像是元件加密安全功能，以防止被干擾、提供裸晶以便做多晶片模組整合、單粒子翻轉（SEU）的偵測，以及可穩定地供應無鉛封裝的能力等等。針對SWaP應用的元件應該要能符合業界與軍事應用在溫度範圍上的要求，包括在極度惡劣環境下驗證產品的效能。在國防應用使用經過強化的COTS元件，相較於使用特定的軍用元件，也可獲得在價格與產品生命週期上的優勢。

結論

FPGA一方面致力於降低成本，一方面又持續提供更多的靈活性與功能性，FPGA可提供針對SWaP需求進行最佳化的解決方案，讓新的安全通訊、感測器、雷達與其他的軍用系統，能夠佔用較小的面積、具有更輕的重量，以及採用更小的電池。如圖十所示，Altera提供對SWaP相當重視的解決方案，能夠橫跨關鍵的軍事應用，提供最佳的實行成果，在65-nm FPGA上在每瓦的功率消耗上支援最多的功能，其中包括像是在雷達應用中，Stratix III FPGA能夠提供每瓦最高的效能，以及採用Cyclone III FPGA時能在進行波形整合時，將靜態功率消耗維持在最低的0.2瓦以下。針對一些效能導向的應用，將不需要具有在現場進行重新編程的能力，HardCopy II結構化ASIC便能夠提供符合ITAR規範、無縫式的FPGA轉換到結構化ASIC的解決方案。Quartus II開發工具支援PowerPlay功率分析與最佳化技術，以最佳化系統的功率消耗。

＜作者為Altera公司軍事與航太事業部資深行銷經理，Altera公司軍事與航太事業部技術行銷經理＞

《圖十　軍事應用的SWaP象限》