SiP：猶如大都會多元整合功能

時空彷彿又拉回16年前的紐澤西（New Jersey）厚薄坑（Hoboken）赫德遜河畔（Hudson River），筆者望見了有如Stack Memory的世貿中心雙子星（World Trade Center）；向全世界收送訊息的射頻前端（RF Front-end）──聯合國大廈；忙碌熱絡有如微處理器的華爾街（Wall Street）；個性有型如類比與混合訊號的百老匯（Broadway）與蘇活區（SoHo）。平衡身、心、靈兼具過濾塵囂的珍貴綠地中央公園（Central Park），正如同電路板（PWB）內藏式平衡電路（Embedded Balun）與各式各樣的帶通濾波器（Band Pass Filters）。快速便捷的紐約地鐵網，就像是數位資訊匯流排（Digital BUS）;以及如同Super I/O般的甘迺迪（JFK）、紐華克（Newark）、拉瓜底亞（La Guadia）機場、Holland以及Lincoln海底隧道等等。紐約曼哈頓所整合的並非僅是高密度的樓層建築，更是匯萃全球政、經、文、教、科、藝的多元異質整合（Heterogeneous Integration）。如果說曼哈頓（Manhattan）半島是全球單位面積價值最高的大都會，那麼從紐約曼哈頓的靈感開始，我們應該不難建構微電子大都會的曼哈頓。

《圖一　台北大都會與微電子大都會》

從貝爾通訊實驗室（Bell Communications Research，BellCoRe）參與高畫質數位電視於寬頻整合服務數位網路計畫（ATV on B-ISDN）開始，筆者便構思如何能超越Intel的中央處理器（CPU）電腦晶片，以創造出單位面積價值更高的矽晶片。

為實現「微電子大都會建築師」的理想，筆者歷經10餘年來的IC設計經驗，投入系統級構裝SiP（System in Package）整合的新領域，集合願意成為微電子大都會建築師的研發團隊，創造更多的微電子曼哈頓。

SiP構裝正在普及深化

近10年來，全球也逐漸匯聚SiP的普世價值，從Prof. Rao Tummala於喬治亞理工學院（George Institute of Technology；GIT）創立構裝研究中心（Packaging Research Center；PRC）專注於SoP（System-on-Package）技術的研究；Lucent成功的企業內創業SyChip的崛起；到IBM高舉SiP大纛；Intel對SoC的宣告；Philips的More than Moore論點；TSMC積極籌建晶圓凸塊生產線與3D IC技術；到現今全球半導體封裝大廠如日月光、Amkor、矽品等，紛紛以SiP為技術主軸擘劃宏籌；以至於Fabless設計公司與設計部門訴求SiP產品設計者，一如雨後春筍般成立，SiP 乃一躍而為眾所競逐的熱門技術。

根據國際半導體技術藍圖會議ITRS的官方版定義，SiP係指任何由一個以上俱不同功能之主動電子元件，適當地搭配被動電子元件或其他，例如微機電、光、電等元件，組裝於一較合宜的標準封裝，以於一系統或次系統中提供多功機能者。 長遠來看，SiP將會是一種能提供整合無線、光電、微流道、生物元件等, 並兼顧屏蔽、熱管理、結構、應力等界面問題，以達到訊號感應、信號處理、資料傳輸與功耗管理等異質技術整體解決方案的機會。

《圖二　SiP的三類結構：平面結構、堆疊結構以及內藏結構》

SiP的架構與類別

如(圖二)所示，就像大都會的建築，依照晶片接合結構來說，SiP大致上可三類：平面結構、堆疊結構以及內藏結構。其晶片可以經由陶瓷、金屬導線架、有機基板壓合或增層，甚至於矽基板或膠帶式軟性基板等來承載。而被動元件可以是經由焊接於基板的獨立元件，或者是內藏於基板成為基板結構體的一部份。一般而言，半導體構裝會朝向三維堆疊結構或是內藏結構的主要考量，是在於系統面積的限制與頻率響應的需求。現今晶片堆疊架構已普遍應用於行動電子產品。舉例來說，有關記憶體相關的晶片堆疊構裝的USB記憶體模組，與 CF、SD、XD 等記憶卡，都已大量出貨。這其中的一個重要因素考量為整體封裝厚度。最近市場對晶片堆疊的需求是8顆垂直堆疊的總厚度不超過1.2mm，這對於構裝技術的挑戰將包括更薄的晶片與基板，更低的線幅及更薄的模厚。

在有限的電路板面積限制下，內藏結構是另一個可以大幅減省電路板面積的可行方案。這個道理很簡單，其實就像大都會中不可或缺的地下商城一樣，內藏技術是將主動或被動元件內埋於電路基板內層，以達到減省電路板面積的要求。目前台灣工業技術研究院已成功研發低成本高效能的有機電路板內藏主被動元件技術，並成功移轉業界大量生產。工研院也自主研發成功有機奈米高介電材料（DK > 40），並成功地結合低成本的傳統印刷電路板技術，將無線通信應用裡、廣為使用的射頻電路中的被動元件，以低成本的內藏被動元件技術，大量取代傳統的電阻、電容、電感等獨立元件；並藉由良好的對稱及比例設計方法，將平衡非平衡（Balun）等難纏的射頻電路，以內藏被動元件技術取代傳統頗佔空間的獨立元件，成功地完成無線通信區域網路（WLAN）的產品開發，如(圖三)所示。

《圖三　內藏被動元件的無線通信區域網路（WLAN）產品》

一般而言，由於IC載板對高密度腳位及高密度繞線有其一定的密度限制，堆疊構裝並非對高腳位晶片全然適合。當IC接腳數陡增時，晶片間的引線複雜度將隨之增加，並嚴重威脅到產品良率。此時，傳統的晶片堆疊與其被動元件的連接，將受到嚴重的限制。而結合覆晶技術、晶片堆疊與晶圓貫穿的整合技術，將有助於處理高腳位的多晶片構裝，如(圖四)所示。這時，不僅構裝面積大幅減省，其頻率響應也因為其訊號連接線的大幅減短，功能將獲提昇，這就有如高樓內的高速電梯、迅速地上下於各樓層間一般，不僅面積減省，而且速度大幅提升。

《圖四　三維構裝提供更精減的空間與更短的訊號連接》

SiP在構裝產業的積極角色

簡單來說，SiP的目的，是要整合不同製程的元件與多重功能，藉由縮裝尺寸微小化，以提昇功能整合度，提高產品可靠度，並藉由大量生產進而降低成本。SiP最主要的挑戰，在於評估如何藉由半導體構裝技術與材料，將不同製程技術的晶片，有效地整合成為一具市場競爭力的單封裝產品。而這系統化的整合技術，則有賴共同設計機制與生產製造、並整合跨技術的解決方案。今日業界可以運用各種不同無論傳統或先進的晶片技術與基板技術，來完成SiP各式各樣的開發應用。

構裝技術本身已不再是SiP整合過程中唯一的障礙，因為近10幾年來，整個構裝技術無論在晶圓薄化、晶片鑽孔、覆晶凸塊、覆晶堆疊等技術發展上，都有長足的進步，甚至在構裝設備與材料上，也獲致不錯的進展。舉例來說，以往在晶圓厚度上的掌握，傳統的晶圓研磨技術僅能達到200微米。自從電漿蝕刻技術問世後，如今50微米晶圓薄化量產今，已不再是難題，如(圖五)所示。

《圖五　晶片厚度50微米3D堆疊》

甚至因應未來RFID產品的需求，數微米的晶圓厚度已經是指日可待。而雷射鑽孔技術的成熟，更是讓晶圓穿孔Through Wafer Via蔚為三維晶片堆疊中重要的關鍵技術，如(圖六)所示。

《圖六　晶片厚度50微米雷射孔徑70微米》

SiP未來將面臨的技術挑戰

SiP經過多年來的醞釀,已逐漸成為精巧型個人行動電子產品如行動手機、PDA等的系統解決方案。SiP技術雖逐漸成熟,但仍面臨許多挑戰。其中主要的挑戰包括實體設計、良裸晶測試、晶圓薄化、製程和良率等問題。這些挑戰若細分內容，應可包括下列數項:

大都會的營建工程雖然浩瀚艱巨，營造前的建築設計更須縝密規劃，微電子大都會的擘畫與建構亦復如此。大都會的建築師在擘畫宏籌伊始，必先對都會機能與需求導向有清楚的瞭解，甚麼地方規劃大商圈、文教區、蓋巨蛋、鋪地鐵、設公園、地下街……等。微電子大都會的建築師亦須就具市場潛力的產品功能與需求，透徹分析，找出最佳的晶片組合，達到特定系統功能，並尋求最佳設計與製程，以最低風險建構出最符合成本效益的SiP產品。

期望台灣構裝產業

台灣半導體技術產業在業者先進的胼手胝足打拼下，已成功地打造了一塊金字招牌。根據資料統計，台灣目前在半導體代工的全球市佔率為世界第1；在半導體封裝的全球市佔率為也是世界之冠；無自廠（Fabless）IC設計產業亦繳出全球第2的佳績。惟近年來半導體產業聚落於中國逐漸醞釀成形，使台灣半導體製造工廠的寶座備受威脅，傳統半導體封裝產業西進之勢似不可止。於今之計，只有以知識技術來作區隔，如何以先進的SiP技術強化傳統半導體封裝技術；如何結合台灣晶圓代工、晶片設計、晶片測試與下游系統產品業者，共同提昇台灣半導體封裝產業，從代工製造到產品設計甚至於品牌行銷各環節，相信應是一條值得思考的路。（作者為全球IC設計與委外代工協會亞太區 FSA- Asia Pacific SiP Subcommittee 聯席主席）