在今日地球村的激烈竞争经济体系中,时间即金钱,Time-to-Market一直是产品成功的关键因素,愈能较竞争者在第一时间内推出新产品,就愈能在市场上享有占有率及利润的优势,如INTEL及AMD的CPU之市场竞争、SONY的PS2、微软公司的X-BOX及NINTEDO的DOLPHIN之市场竞争。在这大环境的潮流带动下,开发过程耗时费事的ASIC就显得无法满足产品推陈出新的要求,因此,为了改进产品的上市时间及适应少样多量化的市场趋势,越来越多的产品开发设计(甚至量产)就采用CPLD(Complex Programmable Logic Device)为解决方案(图一)。
目前大家都在追求所谓的SOC(System-On-Chip),即把一个完整的系统(包含CUP、RAM、ROM、I/O...等等)放在同一个小小的IC上),然而SOC(System-On-Chip)的最主要的关键因素在于开发时程、风险及适应最新的标准,其中开发时程是最重要的因素,而DFT(Design-for-Testability)及Non-Customizable IP将会是SOC中影响开发时程的主要因素。
然而SOPC因没有DFT中Test Vectors、IC Simulation及Insertion of Boundary Scan及Non-Customizable IP的影响因素,所以可以简化开发时程及流程。再者SOPC根本不须要开MASK,有问题可立即修正后再验证,所以亦无开发风险,更可以减少系统整合验证的时间,亦即会大大降低开发成本。
...
...
另一名雇主 |
限られたニュース |
文章閱讀限制 |
出版品優惠 |
一般訪客 |
10/ごとに 30 日間 |
5//ごとに 30 日間 |
付费下载 |
VIP会员 |
无限制 |
20/ごとに 30 日間 |
付费下载 |