账号:
密码:
最新动态
 
产业快讯
CTIMES / 文章 /
多路输出可编程时脉简化嵌入式多处理器设计
 

【作者: Baljit Chandhoke】2016年05月13日 星期五

浏览人次:【35085】


今日的嵌入式产品与几年前的产品相比较,要来得更复杂和精密。这类设计可​​能会包括现场可程式化闸阵列(FPGA)晶片及一个分开的图形处理器(GPU),再加上多种连接埠,如视频端子、USB、Wi-Fi、高速有线乙太网路,或什至工业用ModBus或FieldBus。这些每一个处理器和子系统都需要不同的时脉频率和类型,彼此之间却不相关连,因此各有其不同的时脉讯号需求。设计这样的系统─产生精密效能的不同时脉,并给予这些时脉个别的负载─是产品工程师所需面对的新增的挑战。


用直接明显的方式提供这些时脉,看起来似乎很简单:使用所需的时脉产生器,无论多少个,并将每一个时脉置放于印刷电路板(PCB)目标负载的旁边,或使用以主时脉驱动的时脉树即可。这样做可解决多时脉的问题,至少理论上是如此,因为这可满足每一个负载设备的需求,其方法为使用订制的时脉讯号以符合特殊的需求。每一个时脉来源被安置在它负载的附近,因此时脉群体中的以及时脉之间的串扰和讯号就会降低,因而将增加的时脉抖动和畸变降至最低。
...
...

另一名雇主 限られたニュース 文章閱讀限制 出版品優惠
一般訪客 10/ごとに 30 日間 5//ごとに 30 日間 付费下载
VIP会员 无限制 20/ごとに 30 日間 付费下载
相关文章
FPGA开启下一个AI应用创新时代
专攻低功耗工业4.0应用 可程式化安全功能添防御
以设计师为中心的除错解决方案可缩短验证时间
移动演算法 而非巨量资料
最大限度精减电源设计中输出电容的数量和尺寸
comments powered by Disqus
相关讨论
  相关新闻
» 英国科学家利用AI模拟癌症病人试验 加速新疗法开发
» 昆山科大与成大半导体学院共同开创半导体人才培育新局
» ASML:高阶逻辑和记忆体EUV微影技术的支出可达两位数成长
» 美光高速率节能60TB SSD已通过客户认证
» 思科:仅5%台湾企业充分把握人工智慧潜在机会


刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BF02SM8USTACUKA
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw