Silicon Labs（芯科實驗室）日前宣佈針對消費性電子和嵌入式應用推出符合PCI Express（PCIe）標準的小型時脈產生器IC。在此類產品應用中，可靠性、電路板面積、元件數量和功耗通常是關鍵的設計元素。

/news/2014/10/17/1623384770S.jpg

新型Si50122時脈為滿足PCIe Gen 1/2/3標準的嚴格規範而設計，運用Silicon Labs低功耗PCIe和CMEMS技術為各類應用提供節能、無需石英振盪器的時脈解決方案，包括數位攝影機和照相機、IP機上盒、高畫質放影機、高畫質數位電視、家庭劇院和音響系統、多功能印表機、消費性和小型商業儲存裝置、家庭閘道器和無線儲存設備等。

Si50122是第一款整合Silicon Labs CMEMS專利技術的時脈產生器IC，晶片內部的CMEMS諧振器為CMOS時脈電路提供了一個穩定的頻率參考，同時免除通常所需的大體積、離散式石英振盪器。

Si50122 PCIe時脈運用CMEMS技術提供極佳的抗衝擊和抗振動性，即使在嚴苛的條件下（例如：極端溫度變化）也能提供卓越的可靠性和效能保證。手持式消費性電子產品容易遭遇碰撞或掉落的情況，透過穩固的CMEMS PCIe時脈產生器而非基於石英振盪器的解決方案，將能免除因石英諧振器損壞而導致系統故障的風險。

Si50122是最小的PCIe時脈產生器，可支援2mm x 2.5mm 10接腳TDFN封裝，為目前低功耗且無需石英振盪器的PCIe時脈解決方案。Si50122率先結合小尺寸和超低功耗，為採用PCIe互連標準的空間受限的手持、電池供電消費性電子和嵌入式應用提供最佳解決方案。

為降低系統成本、功耗和元件數量並簡化電路板設計，Si50122 PCIe時脈產生器採用了低功耗的「推挽式（push-pull）」HCSL輸出緩衝器，省去HCSL輸出的所有外部終端電阻。其他業者的同類產品通常使用傳統的輸出緩衝器架構，需要1個電源電阻器以及每個輸出埠上多達4個終端電阻器，這迫使設計人員在使用2路輸出元件時要管理多達9個外部電阻器。

透過免去眾多的外部元件，推挽式技術使設計人員能夠在輸出接腳和接收器之間使用直連線，並獲得更可靠的訊號完整性。大部份的PCIe時脈供應商通常採用傳統定電流技術，相較之下，在輸出緩衝器中採用推挽式技術可降低60%以上的功耗。

Si50122PCIe時脈晶片提供2路低功耗100MHz差動HCSL輸出和1路25MHz LVCMOS時脈輸出。由於其為無需石英振盪器的解決方案，因此不需要外部25MHz參考時脈源。正如Silicon Labs的PCIe時序IC產品組合 ，Si50122晶片完全超越了PCIe Gen 1/2/3標準中對於抖動效能的要求，並支援可選的擴頻調變功能以進一步降低電磁干擾（EMI）。

Silicon Labs時序產品行銷總監James Wilson表示：「隨著目前功耗和空間受限的消費性電子和嵌入式產品不斷採用PCIe標準，開發人員需要新一代PCIe時脈解決方案以最佳化功耗、BOM數量和電路板面積。我們設計基於CMEMS且無需石英振盪器的Si50122 PCIe時脈新產品便是要為快速擴展的PCIe市場提供高整合度、低功耗、高可靠性和簡潔的設計。」

Si50122 PCIe時脈產生器現已量產並可提供樣品。