Actel公司宣佈已為Libero整合設計環境(IDE)增加重要的嶄新功能。全新的Libero 6.3軟體可提供一種安全的設計流程—從合成到實施—以便將Actel的CoreMP7(業界第一款軟ARM7系列處理器)整合到Actel的單晶片非揮發性現場可編程閘陣列(FPGA)中。隨著此一軟體的推出，Actel在業界領先的SmartTime靜態時序分析環境之基礎上，進一步提供經強化的最小延遲支持，並以獨特的方式實現高速FPGA的精確時間保持(hold-time)特性。這款經加強的軟體還可自動實現I/O電壓分配任務，並支援Actel的新型RTAX4000S器件，它是目前業界可支援太空應用的最高密度FPGA。

/news/2005/11/14/2337314285.jpg

Actel工具市場部高級經理Michael Mertz表示：“Libero 6.3 IDE結合業界最佳的第三方EDA工具和Actel的專有設計工具，延續了Actel以多功能工具套件提供無與倫比的價值的傳統。透過提升Libero來支援軟ARM7系列處理器的實施，我們可以讓更多FPGA設計工程師享受到這種先進微處理器技術所帶來的效益。而且，透過將先前的人工作業自動化，再提供獨特的時序分析功能，使得FPGA設計工程師可以更快地獲得最佳的成果。”