帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 產品 /
柏士發表新版Warp軟體
應用於CPLD系統或整合至協力廠之EDA環境

【CTIMES/SmartAuto 黃明珠報導】   2000年07月17日 星期一

瀏覽人次:【3200】

柏士半導體(Cypress Semiconductor)發表該公司新版Warp軟體6.0,柏士表示,Warp R6.0可編程邏輯設計(programmable logic design, PLD)軟體與以往發行的版本相同,Warp R6.0 亦提供99美元的超值版,以及另外兩款擁有更多功能的專業版與企業版。

柏士發表新版Warp軟體
柏士發表新版Warp軟體

柏士指出,Warp R6.0延續所有原柏士成為全球VHDL與Verilog-based PLD設計軟體的功能與優點,Warp至今已售出25,000套。在1991年柏士率先倡導在可編程邏輯設計中採用HDL,其設計工具支援VHDL IEEE-STD-1076/1164與Verilog IEEE-STD-1364,並讓使用者能在所有主要EDA環境中整合Warp軟體。由於柏士發展出自己的VHDL與Verilog合成軟體,Warp不但提供了許多僅在高價設計工具中才有的功能,並且使設計人員能發揮出所有的效能,與縮短產品上市時間,而不需在軟體工具上投資鉅額的資金。

柏士的Warp R6.0可應用在獨立的CPLD研發系統或整合至協力廠商的EDA環境中。柏士CPLD裝置現已獲得Aldec、Cadence、Exemplar Logic、Innoveda、 Mentor Graphics、Synopsys,以及Synplicity等廠商推出同步處理工具的支援。每款Warp產品皆能在所有主要作業系統下運作,包括Windows 95/98、 Windows NT、 Sun Solaris、以及HP工作站等等。在此廣泛的支援下,幾乎所有設計人員都能利用柏士的可編輯邏輯產品進行研發。

關鍵字: PLD  Warp  VHDL  HDL  EDA  CPLD  柏士半導體  IEEE  EDA 
相關產品
西門子推出全新Calibre 3DThermal軟體 強化3D IC市場布局
Cadence推出Optimality Explorer革新系統設計 以AI驅動電子系統優化
Cadence數位、客製與類比流程 獲台積電3奈米和4奈米製程認證
西門子推出適用類比、數位及混合訊號IC設計的mPower電源完整性方案
AWS啟用Amazon EC2 X2gd執行個體 Arm與EDA大廠開始使用
  相關新聞
» 豪威集團推出用於存在檢測、人臉辨識和常開功能的超小尺寸感測器
» ST推廣智慧感測器與碳化矽發展 強化於AI與能源應用價值
» ST:AI兩大挑戰在於耗能及部署便利性 兩者直接影響AI普及速度
» 慧榮獲ISO 26262 ASIL B Ready與ASPICE CL2認證 提供車用級安全儲存方案
» 默克完成收購Unity-SC 強化光電產品組合以滿足半導體產業需求
  相關文章
» SiC MOSFET:意法半導體克服產業挑戰的顛覆性技術
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵
» 開啟邊緣智能新時代 ST引領AI開發潮流

刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BT3PKQOMSTACUKU
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw