Cypress宣佈推出PSI2G100產品樣本,此款產品是一個可編程序列介面(Programmable Serial Interface,PSI)系列晶片。PSI2G100 SERDES晶片結合2.5Gbps的序列連結、100K個可編程邏輯閘道(gates of programmable logic)及0.5 Mbit的通訊記憶體,鎖定包括InfiniBand及Gigabite Ethernet在內的各種通訊系統骨幹網路應用市場。
PSI 裝置結合了高彈性、可預測時脈(predictable timing)、使用簡易並內嵌SERDES晶片的Cypress複雜式可編程邏輯元件(CPLD)、通訊記憶體及相位閉鎖迴路(Phase Locked Loop,PLL)。Cypress的Warp軟體將提供一套緊密結合的編程介面,讓設計人員能輕易地將本身的IP技術,透過HDL區塊(HDL blocks)、HDL文字、或是圖形狀態組件,與SERDES晶片進行整合。可針對各種通訊骨幹應用環境的需要進行細部設計,提供通訊解決方案的設計人員整合現有的處理器、ASIC與邏輯程式的能力。