瑞薩科技(Renesas Technology)29日宣佈，該公司成功開發用於系統晶片(SoC)裝置的高速、低功耗、可合成式DSP(Digital Signal Processor/數位訊號處理器)核心。此DSP核心利用最新的飽和處理方法，搭配飽和預告器(saturation anticipator)電路，以及採用階層式結構的佈局技術，使運算速度最佳化。上述先進技術，使此核心產品的速度，比瑞薩先前的DSP產品快約20%。

新款VLIW(Very Long Instruction Word/超長指令文字)型可合成DSP核心的測試晶片，係利用90奈米(nm)CMOS製程製造。此核心於1.2 V電源電壓時，最高運算速率可達1.047GHz。在如此速度下進行128-tap FIR過濾運算的功耗僅有0.10mW/MHz，且核心的矽面積極為短小：僅約0.5mm2。

此款DSP核心將嵌入於各種不同的瑞薩系統晶片裝置，使用在電子產品與系統的次世代多媒體處理應用。