Mentor宣佈該公司Calibre nmPlatform 和Analog FastSPICE (AFS) 平台中的多項工具已通過台積電(TSMC)最新版5奈米FinFET和7奈米 FinFET Plus製程的認證，Mentor 亦宣佈，已更新其 Calibre nmPlatform工具，可支援台積電的Wafer-on-Wafer (WoW)晶圓堆疊技術，這些 Mentor工具以及台積電的新製程將能協助雙方共同客戶更快地為高成長市場實現矽晶創新。

台積電設計建構行銷部資深處長Suk Lee表示：「Mentor藉由提供更多功能與解決方案支援我們最先進製程，持續為台積電生態系統帶來更高的價值，為我們的新製程Mentor持續致力於推動先進電子設計自動化(EDA)技術的創新，再度證明了Mentor對台積電以及我們共同客戶的堅強承諾。」

Mentor為台積電5奈米FinFET和7奈米 FinFET Plus製程增強工具功能

Mentor與台積電密切合作，以認證Mentor Calibre nmPlatform 中的多項工具，包括 Calibre nmDRC、Calibre nmLVS、Calibre PERC、Calibre YieldEnhancer和 Calibre xACT，用於支援台積電的5奈米 FinFET和7奈米FinFET Plus 製程，這些Calibre 解決方案現在已有新的量測與檢查功能，包括但不限於,支援與台積電共同定義的極紫外光(EUV)微影技術需求。Mentor的 Calibre nmPlatform團隊也正與台積電合作，企圖透過增強多顆CPU執行的可擴充性來提升生產力，以解決實體驗證的執行時間效能。Mentor的AFS 平台，包括 AFS Mega電路模擬器，現在也已通過台積電的5奈米 FinFET和7奈米FinFET Plus 製程認證。

Mentor為台積電WoW 晶圓堆疊技術的增強工具功能

Mentor 增強Calibre nmPlatform工具多項功能，以支援 WoW封裝技術。增強的功能包括為背面矽穿孔(BTSV)晶粒提供DRC 和 LVS最終簽核、為晶粒到晶粒(die-to-die)以及晶粒到封裝(die-to-package)堆疊提供介面對準與連接性檢查。其他的增強功能包括，背面繞線層、具矽穿孔(TSV)的矽中介層(interposer)、以及介面耦合的寄生萃取。

Calibre Pattern Matching可支援台積電的7奈米SRAM Array檢查公用程式

Mentor與台積電緊密合作，把 Calibre Pattern Matching整合至台積電的7奈米SRAM陣列檢查公用程式(Array Examination Utility)。此流程可協助客戶確保其 SRAM的建置滿足製程需求，其自動化方式能讓客戶將產品成功交付製造(tape out)。SRAM陣列檢查公用程式是提供給採用台積電7奈米製程的客戶使用。

Mentor副總裁暨Design to Silicon部門總經理Joe Sawicki表示：「台積電持續開發創新的矽晶製程，協助我們的共同客戶把全球最先進的IC帶到市場。在Mentor，我們不僅自豪於率先使我們的平台通過台積電的最新製程認證，同時也對我們與台積電的緊密夥伴關係，致力於共同開發新技術，協助客戶達成更快生產晶片的目標感到驕傲。」

欲得知更多訊息，請造訪Mentor於2018年5月1日在加州聖塔克拉拉會議中心舉行的台積電技術研討會中所設立的攤位，編號408。