德州儀器(TI)宣佈推出採用65奈米先進CMOS製程技術的無線數位基頻處理器，實現TI一年前公佈其65奈米製程和技術細節時所做的承諾：面積比90奈米設計縮小一半，使用應變矽(strained-silicon)技術提昇四成的電晶體效能，同時將閒置電晶體的洩漏功耗減少1,000倍。TI是第一家提供65奈米產品的半導體製造商。

TI表示，65奈米製程技術將數億個電晶體整合至單顆晶片，使TI能夠在高整合度的系統單晶片解決方案上同時支援類比和數位功能。藉由為無線市場提供業界第一顆65奈米元件，TI帶給客戶體積更小、功耗更低、效能更強大的元件，使其能支援最先進的應用。

先進多媒體和高階數位消費電子功能需要更多處理運算，這使低功耗半導體技術成為業界關注焦點。為了解決此問題，TI已將多種新型電源管理技術導入其65奈米平台。首先是TI的SmartReflex動態電源管理技術，根據使用者效能需求自動調整電源供應電壓，同時協助控制元件的功耗，例如TI OMAPVox處理器。SmartReflex會密切監控電路速度，並動態調整供應電壓以滿足應用效能需求，其過程不會對系統整體效能造成影響。這種做法使得元件在任何操作頻率下都能將功耗降至最低，同時延長電池壽命，降低元件產生的熱量。

TI還將其它技術應用於65奈米製程，在電晶體進入閒置狀態後降低其功耗，例如行動電話處於待機模式時。這些新技術包括SRAM記憶體方塊的back-biasing偏壓電路、電壓降至極低也不用重新寫入邏輯狀態或記憶體內容的正反器保持電路 (retention flip-flop circuitry)；整體而言，這些新技術最多可將洩漏功耗減少1,000倍。