為了拓展在安全監控市場的FPGA解決方案，Altera昨（23）日宣佈，推出第一個可在單顆FPGA上運行的高畫質（HD）安全監控網路（IP）攝影機參考設計。這個解決方案具有Altera低成本的Cyclone III或Cyclone IV FPGA，和來自Eyelytics公司的矽智財，以及由Apical公司所支援的AltaSens 1080p60 A3372E3-4T與Aptina的720p60 MT9M033高畫質寬動態範圍（WDR）CMOS影像感測器。

相較於以往所採用的傳統數位訊號處理器與ASSP架構，這個全套式解決方案可讓安全監控設備製造商能夠縮減電路板面積，降低功率消耗，增加靈活性與減少開發時間。

傳統的數位訊號處理器與ASSP，並不具備接受來自1080p與720p寬動態範圍CMOS感測器，產生的較大頻寬資料所需的處理能力（舉例來說，一個完全高畫質的影像光柵是2200x1125畫素 x 每個畫素16+位元 x 每秒60格，將產生大於2 Gbps的頻寬）。Altera的Cyclone產品系列FPGA可提供應用所需的頻寬與處理效能，能夠處理當今高畫質寬動態範圍CMOS影像感測器所產生的龐大資料。

在以往的設計中，高畫質寬動態範圍攝影機系統在當數位訊號處理器或ASSP在處理「後端」的視訊編碼時，仍需要FPGA來執行「前端」的資料處理，現在，所有的這些晶片都可以用單顆Altera FPGA來取代。

Altera的高畫質安全監控網路攝影機參考設計的功能包括：

•Apical的影像訊號處理（ISP）結合了同等級中最佳的寬動態範圍處理「iridix」影像處理引擎，具有先進的瞬間與空間雜訊減噪能力

•供Altasens A3372E3-4T寬動態範圍模式使用的「棋盤式解馬賽克」核心

•「3A（Auto，自動）」功能，像是在Altera的Nios® II嵌入式軟式核心處理器上以軟體方式實行自動曝光與自動白平衡

•Eyelytics的H.264視訊編碼，具有每秒30格的720條逐行掃描編碼，或是在主要編碼規模（main profile）下實行每秒15格的1080條逐行掃描編碼

•Altera的三倍速Ethernet MAC矽智財核心

由於可以排除掉對數位訊號處理器或ASSP的需求，並可結合所有的這些功能到一顆Altera FPGA之中，因此設計師可以縮減電路板面積，得以獲得成本與功率消耗上的好處，Altera的單晶片解決方案可比先前的設計縮減超過50%的功率消耗。

Altera表示，在這個參考設計中搭配了廣泛多樣的矽智財，讓設計師能夠專注在攝影機的開發，可縮短開發過程超過一年的時間，所有的攝影機設計師都可以為他們所需的特定功能來客製化FPGA，像是增加自己的軟體來進行動態偵測，以及進行平移、傾斜與縮放控制。