美国国家半导体推出符合双重测试模式的10:1 汇 流 低 压 差 动 讯号 传输（Low Voltage Differential Signaling, 简 称 LVDS）序 列器及反序列器芯片组。该款全新芯片包括SCAN921023及SCAN921224 两款型号，不仅能以符合IEEE1149.1标准的边缘扫描存取测试（JTAG） 存取设备的数码晶体管－晶体管逻辑面（TTLside），而高速内置自 我测试（BIST）则可同时于高速系统频率下，验证LVDS信道的互连。

美国国家半导体接口部市务总监Guy Nicholson表 示︰「随 着 现 今 电 讯 业迅速发展，尤其是第三代流动电话基站制造商，将继续带动结合数据、话音及视象的趋势，驱使系统带宽高速增长。LVDS技术能满足这些带宽的严格要求；不过，若在高速系统频率及传输速率下运作，唯边缘扫描存取测试及高速内置自我测试两套方法，方能于密集式底板上验证硬件的互连性能。」

该两款新芯片执行高速内置自我测试（RUNBIST）指令时，即会自动同步运作，进行虚随机位序列（PRBS）位误差率测试（BERT）。期间，序列器产生虚随机模式，而反序列器则负责侦测比特流，并将录得的数据与预期的模式加以比较。「测试完成」及「通过／失败」的图标表示位误差少于千万分之一。由于SCAN921023/1224两款芯片均具有高速的互连性能，故须运用RUNBIST进行故障检测（如电容），否则必须单独使用标准的1149.1 EXTEST方法。

美国国家半导体的芯片采用崭新的技术，能序列多达十组的平行数据比特流，并同时加入时钟讯号，之后再通过反序列过程，重新分开时钟讯号与数据讯号，将两者分别传送至平行接收器的接口。所以新芯片能有效加速数据传输，通过密集式底板的数码基架。该芯片是目前唯一能驱动带二十个插槽的底板的序列器，此外，反序列器能将随机数据注入现有的数据流中，令运作中的系统也安装插卡。通过单差动双布线而产生的200至600Mbps的高速数据传输，更进一步缩减电路板的面积，并将电线及连接器的阔度减至最少，使系统成本降低。这款芯片与同类产品相比，其耗电量为最少（在660Mbps时仅需600mW），并可减少电力损耗，避免电力供应中断，以及减低冷却系统的要求。

用户可用芯片将数据汇流至多个反序列器或以点对点方式传送数据，并提供所需的带宽，将数码数据由射频转换器高速传送至数码讯号处理基带处理单元。