MathWorks公司日前发布其旗下产品-硬件描述语言编解码器(HDL Coder)之产品新功能- H，它可自动从MATLAB产生HDL程序代码，允许工程师从广泛使用的MATLAB中直接实现他们的FPGA和ASIC设计。

MathWorks公司同时也一并发表了相关的新改版产品-硬件描述语言验证工具(HDL Verifier)，本产品支持Altera FPGA硬件循环验证(hardware-in-the-loop)功能，可进行FPGA和ASIC设计的测式及验证。有了这两个产品，从此不论是以MATLAB或Simulink进行设计皆可支持 HDL程序代码的产生和验证。

硬件描述语言编解码器(HDL Coder):HDL工作流程Advisor提供用户客制化及优化HDL程序代码的选项，且可从MATLAB中直接转码成FPGA程序

HDL Coder可直接从MATLAB函数和Simulink的模型产生可携的、与VHDL和Verilog程序代码统整的程序代码，直接用于FPGA的编码或进行ASIC的原型化及设计。因此，工程团队透过本产品现在可以立即识别出最佳的算法以进行硬件实现。

Simulink模型和所产生的HDL程序代码之间的可追溯性，还支持更高精确(high-integrity)设计应用的发展，如采用DO-254标准和其他标准等设计。

HDL Verifier则支持Altera FPGA硬件循环(hardware-in-the-loop)及Xilinx FPGA板的验证功能，HDL Verifier提供了协同仿真(co-simulation)的接口，将MATLAB和Simulink与Cadence公司的Incisive、Mentor Graphics公司的ModelSim以及Questa HDL仿真器链接起来。有了这些功能，工程师可以迅速验证他们的HDL实现结果，是否与原先在MATLAB开发的算法及Simulink的系统规格相符合。