账号:
密码:
最新动态
 
产业快讯
CTIMES/SmartAuto / 產品 /
 

【CTIMES/SmartAuto 报导】   2013年04月12日 星期五

浏览人次:【1485】

由欧盟第七期科研架构计划资助的企业学术联盟宣布一项三年期项目圆满结束,并发布了设计合成工具流程以及相关的亲微影(litho-friendly)单元库和评估工具。

SYNAPTIC研究项目由来自欧洲和巴西的8家产学机构组成,合作目标是研发以创新的规则化为中心的设计方法和电子设计自动化(EDA,Electronics Design Automation)工具,以降低技术节点升级和先进次波长微影(sub-wavelength lithography)技术对逻辑和物理实现效果的限制。

透过开发新的模式察觉型(pattern-aware)逻辑合成,SYNAPTIC项目为欧洲半导体工业解决了关键性问题,如降低系统变异、可制造性设计(DFM,Design for Manufacturing)和改进良率(单元、IP/微距和系统水平)、复杂的面积/性能比及系统级/架构预测和签核,目标是在先进的奈米技术时代继续遵循摩尔定律预测的技术节点升级。

SYNAPTIC项目产生的单元库、工具和设计方法可合成并实现多个基于一套缩小的匹配布局(layout pattern)同时保持相似的面积、功耗和时间性能的设计。这些研发成果证明,规则化对变异和可制造性的良性影响不会对其它指针造成不利影响。SYNAPTIC开发的良率指针和模型显示,因为大制程窗口,芯片良率可大幅提高,这将立即转化为成本效益,提高制造效率,降低光学邻近效应修正(OPC,Optical Proximity Correction)加工量,加快产品上市。 SYNAPTIC开发的设计流程稳定,设计结果一致,并可支持产业设计评估。

透过成功完成所有阶段性开发计划,在不同的设计开发实现阶段和创新的新一类设计合成及单元库自动生成工具中实现规则化概念,SYNAPTIC项目有助于欧洲半导体工业与全球整合组件制造商(IDMs,Integrated Device Manufacturers)以及远东代工厂同步发展,提高欧洲半导体和电子设计自动化企业的市场竞争力。

此外,SYNAPTIC在整个项目期间倾力宣传相关研发活动,提高了全球对欧洲学术界半导体研究的关注度。

關鍵字: 工具流程  SYNAPTIC 
相关产品
Altera经过认证28 nm FPGA、SoC和工具流程 加速IEC 61508兼容设计
  相关新闻
» 调查:社群平台有显着世代差距 35岁以上为FB重点用户
» 宜特再获USB-IF授权 全面领航USB4、PD 测试
» 意法半导体公布第三季财报 工业市场持续疲软影响销售预期
» 慧荣获ISO 26262 ASIL B Ready与ASPICE CL2认证 提供车用级安全储存方案
» 攸泰科技跃上2024 APSCC国际舞台 宣扬台湾科技竞争力
  相关文章
» 光通讯成长态势明确 讯号完整性一测定江山
» 分众显示与其控制技术
» 新一代Microchip MCU韧体开发套件 : MCC Melody简介
» 最隹化大量低复杂度PCB测试的生产效率策略
» 公共显示技术迈向新变革

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BA80RKC8STACUKK
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw