账号:
密码:
最新动态
 
产业快讯
CTIMES/SmartAuto / 產品 /
 

【CTIMES/SmartAuto 林佳穎报导】   2007年12月11日 星期二

浏览人次:【3353】

Altera宣布全新零功率消耗MAX IIZ CPLD进一步扩展其低功率消耗可编程逻辑解决方案产品组合,该组件是专门针对解决可携式应用市场的功率消耗、封装和价格限制所设计开发。与相竞争的传统宏单元CPLD相比,MAX IIZ组件具有6倍的密度和3倍的I/O资源优势,以相同甚至更低的功率消耗满足设计人员对各种功能的需求,同时大大降低电路板面积。MAX IIZ组件为CPLD系列增加零功率消耗和超小型封装型号,使掌上型设备和其他可携式应用能够充分发挥CPLD的诸多优势——包括灵活性、产品快速面市以及电路板级整合等。

Altera全新MAX IIZ CPLD实现零功率消耗
Altera全新MAX IIZ CPLD实现零功率消耗

Altera公司低成本产品营销总监Luanne Schirrmeister表示:「MAX IIZ的推出进一步拓展Altera的低功率消耗产品组合。从智能电话到可携式媒体播放器,目前可携式应用设计人员需要具备突出产品优势的能力才能获得市场成功,而且还不能增加功率消耗或者封装外形。因此,我们推出MAX IIZ组件,它完美地结合零功率消耗、小外形封装和低成本等优势。」

MAX IIZ组件的密度分布在240至570个逻辑单元(LE)之间。组件提供超小型MBGA封装,I/O数量达到160个。与其他组件相比,逻辑密度和I/O数量的增大进一步提高现有功能的整合度,大大节省电路板面积,减小功率消耗,同时降低系统整体成本。

MAX IIZ结合非挥发性和瞬时接通功能,以及创新的查找表(LUT)逻辑结构,打破传统宏单元CPLD在功率消耗、体积和成本上的限制。组件采用0.18微米制程、1.8V内部核心电压和6金属层闪存,在单个组件中实现高级功能和零功率消耗。MAX IIZ CPLD在高阶系统特性上远远超出传统宏单元CPLD,这些特性包括用户闪存、内部振荡器、成本优化、更大的密度、更小的封装以及更低的功率消耗等。

關鍵字: CPLD  Altera  可编程处理器 
相关产品
Altera PowerSoC DC-DC降压转换器具有高功率密度、性能和可靠性
Altera公开整合HBM2 DRAM和FPGA的异质架构SiP元件
凌力尔特发表经验证的Altera Arria 10 FPGA电源方案
Altera FPGA为RICOH SP 3600DN系列新款印表机提供支援
Altera经过认证28 nm FPGA、SoC和工具流程 加速IEC 61508兼容设计
  相关新闻
» 巴斯夫与Fraunhofer光子微系统研究所共厌 合作研发半导体产业创新方案10年
» 工研院IEK眺??2025年半导体产业 受AI终端驱动产值达6兆元
» ASM携手清大设计半导体制程模拟实验 亮相国科会「科普环岛列车」
» SEMI提4大方针增台湾再生能源竞争力 加强半导体永续硬实力
» 国科会促产创共造算力 主权AI产业专区落地沙仑
  相关文章
» 使用PyANSYS探索及优化设计
» 隔离式封装的优势
» MCU新势力崛起 驱动AIoT未来关键
» 功率半导体元件的主流争霸战
» NanoEdge AI 解决方案协助嵌入式开发应用

刊登廣告 新聞信箱 读者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 远播信息股份有限公司版权所有 Powered by O3  v3.20.1.HK8BA0XVX5SSTACUKM
地址:台北数位产业园区(digiBlock Taipei) 103台北市大同区承德路三段287-2号A栋204室
电话 (02)2585-5526 #0 转接至总机 /  E-Mail: webmaster@ctimes.com.tw