美商賽靈思（Xilinx）推出高階設計工具2015.3版DSP系統產生器（System Generator），可讓系統工程師運用Xilinx All Programmable元件設計高效能DSP系統。演算法開發人員可透過新版系統產生器在其熟悉的MATLAB及Simulink模型設計環境中建置可量產的DSP，且該全新設計方法相較於傳統的RTL流程可大幅加速設計時間。最新版本系統產生器可提供更高階的設計抽象層，並可透過新的模塊組合、更快的模擬及編譯作業時間，將無線電演算法的設計生產力提升7倍。

新版系統產生器可快速開發基於All Programmable FPGA、SoC和 MPSoC元件無線電設計。

高階設計抽象層

新版系統產生器與Vivado設計套件並用，可讓系統設計人員透過HDL Coder與系統產生器模塊架構層的互通性產生更高階的設計抽象層。這種方法可允許高階和目標優化程式碼的靈活組合來達到最好的系統建置。全新的流程亦能在系統產生器內提供可重複使用的數據路徑建置方法，其中系統產生器很容易與內建JESD204 和CPRI介面，以及減少波峰因數（crest factor reduction；CFR）等無線電IP的各種系統晶片（SoC）平台產生連結。

MathWorks公司專家Jim Tung表示：「MathWorks將持續為賽靈思FPGA和All Programmable SoC的目標無線電演算法提升程式碼產生器、驗證和平台支援等能力。加強版的全新系統產生器可與HDL Coder一起使用，以加速完成原型設計，進而產生與Vivado IP整合器並用的可量產 IP，並在Simulink 設計環境中模擬高階行為演算法和優化IP，以為我們共同的客戶大幅縮短產品上市時程。」

加強版的模槐組合可將驗證與編譯時程加快七倍

系統產生器模塊組合在數位上和數位下變頻轉換器（DUC/DDC）中的使用方法，已針對無線演算法開發大幅簡化。加速驗證和編譯時程的加強版功能皆已包含在此全新的模塊中，並全都配置在七個以下參數中。數位濾波器（FIR Filter）模塊已緊密的整合在MathWorks濾波器設計與分析工具中，並建置固定因數內插濾波器或降頻濾波器等以節省濾波器的面積。正弦波（Sine Wave）和複雜的產品模塊，大幅簡化高採樣轉換頻率調頻器設計。此外，再量化的模塊可快速處理數據類型，以在數據路徑中的任何一點最大限度地提高動態範圍。

更快的設計概念探索和原型測試與設計

開發人員透過新版系統產生器的波型檢視器，可在多個時脈領域輕鬆地進行模塊的交叉測試。此全新的互動式交叉測試方法可加速探索設計概念和完成原型測試與設計。演算法開發人員可透過時序分析的交叉測試方法，快速找出關鍵路徑和可能影響演算法處理量和延遲率的單一瓶頸，並快速進行調整。此外，全新版本系統產生器亦加強硬體協同模擬功能，讓驗證運作時間加快45倍。全新2015.3 版DSP系統產生器現已支援Xilinx 7系列、UltraScale元件及UltraScale+ FPGAs 和MPSoC的早期支援。（編輯部陳復霞整理）