意法半導體（ST）宣佈其在28奈米 FD-SOI技術平台的研發上又向前邁出一大步，即將在位於法國Crolles的12吋（300mm）晶圓廠導入該製程技術，這證明了意法半導體以28奈米技術節點提供平面完全空乏型（planar fully-depleted）技術的能力。在實現極其出色的繪圖、多媒體處理性能和高速寬頻連接功能的同時，而不犧牲電池的使用壽命的情況下，嵌入式處理器須具有市場上最高的性能及最低的功耗，意法半導體28奈米技術的導入可解決這一挑戰，滿足多媒體和可攜式應用市場的需求。

FD-SOI技術平台包括全功能且通過矽驗證的設計平台和設計流程。技術平台包括全套的基礎程式庫（標準單元、記憶體產生器、I/O、AMS IP以及高速介面）；設計流程適合開發高速的高效能元件。

與傳統製造技術相比，FD-SOI技術可在大幅提升性能的同時大幅降低功耗，因此ST-Ericsson選則採用意法半導體的FD-SOI技術設計未來的行動平台。

與製造成功同樣重要的是，意法半導體發現了從28奈米 傳統CMOS製程（Bulk CMOS）向28奈米 FD-SOI移植代碼庫和物理IP到十分簡單，由於沒有MOS歷史效應，用傳統CAD工具和方法設計FD-SOI數位系統單晶片的過程與設計傳統塊狀矽（Bulk）元件完全相同。FD-SOI能夠用於製造高能效的元件，必要時，動態基體偏壓（dynamic body-bias）能讓元件立即進入高性能模式，而在其餘時間保持在低漏電流模式，這些對於應用軟體、作業系統和高速緩存系統都完全透明。與傳統CMOS製程技術相比，FD-SOI可實現更優異的性能及低工作電壓，並擁有非常出色的能效。