益華電腦(Cadence) 與台積電(TSMC)三月正式宣佈將共同開發、認證及散佈專為TSMC領先業界的0.18 與0.25微米混合模式射頻(Mixed Mode RF)與邏輯製成技術量身訂作的製成設計套件(Process Design Kits, PDKs)。並表示全新的PDKs預計可縮短數週的設計時間，提昇設計人員生產力，強化設計品質，並以最快速度突破大量生產的門檻。

本次發表的PDKs正是兩家產業龍頭公司為協助其共同客戶以最短時間推出產品而戳力合作得到的成果。這份合約的另一項個別條款同時要求兩家公司進一步攜手為TSMC先進的0.13微米製成技術，開發一套同類型的PDK。所有的PDK均能在Cadence有效策略的責任範圍內，提供全球客戶完整的設計解決方案。

TSMC企業行銷副總裁Michael Pawlik評論說：「任何一件可幫助工程人員加快設計速度的改進事項，都具有絕對正面而且重要的價值。直接把研發人員的設計連結至最終晶片的PDK，正能提供這樣的價值。我們與Cadence的策略結盟，即為基植於雙方在此領域上，多年耕耘所累積的深厚實力。」

Cadence與TSMC的客戶現在均能享用一套與TSMC製程緊密結合的完整、易於取得而又經過實證的設計套件。這份套件同時也提供一條與Cadence設計流程及方法直接相連的可靠路徑。

Cadence的資深副總裁Jim Hogan也談到：「隨著電子社設計與產業供應鍊的結構日益複雜，愈來愈多客戶向我們探詢改善生產力的新方向。預料全球許多大型垂直整合IDM(Integrated Device Manufacturer)客戶都將持續把晶圓生產業務外包給TSMC這類型的專業公司。這也是Cadence與TSMC為何多方尋求各種可行的路徑，以強化類比、數位與混合訊號IC等客戶自有工具(Customer Owned Tooling, COT)業務模式的上中下游供應鍊整合程度最重要的原因。」

TSMC PDK包含設計公司一開始運用Cadence客戶IC (Custom IC)設計工具開發產品時，所立即需要的各種資料。PDK支援Cadence現有版本的Analog Design Environment, Schematic Composer, Spectre Circuit Simulator, Virtuoso Custom Designer以及Diva Physical Verification 等工具。另外支援Assura Physical Verification 軟體的PDK將於2001年底問市。搭配TSMC 0.25與0.18微米製程的PDK可在下列的TSMC客戶網頁：http://www.tsmc.com中取得。至於0.13微米的PDK則會隨後在今年底前推出。