Mentor Graphics于日前推出2002.1版HDL Designer Series工具套件，为客户带来生产力更高的设计输入、分析与管理功能，包括更强大的联机数据表格，无论设计复杂性如何，都能迅速建立高质量且结构良好的硬件描述语言。HDL Designer Series可协助工程师迅速输入和分析复杂的ASIC、FPGA和系统单芯片设计，让客户新产品于更短时间内上市。

Mentor Graphics公司HDL Designer Series营销总监Valerie Rachko表示，不管设计工程师采用何种硬描述语言设计方法，HDL Designer Series工具套件都为他们提供一套完整作业环境，使他们能轻易完成硬件描述语言设计、分析和管理。实际应用结果证明，包括Interface-Based Design在内的多项特色让复杂线路描述更简单；为进一步满足工程师的设计需求，新版本还加强了文件记录、显示、除错与设计管理功能。

Mentor Graphics表示，为了让线路设计更简单，以界面为基础的Interface-Based Design（IBD）设计方法会用观看方便的精简表格来显示线路结构，这个表格编辑环境允许设计工程师迅速指定信号线路，然后产生对应的VHDL或Verilog架构，用户甚至能以功能方块图的形式来观看IBD描述数据。为支持IBD设计方法，HDL Designer Series 2002.1提供了多项新功能特色，包括：加入和删除电路，并将修改结果传给整个阶层架构、加入和删除某些阶层，以便调整阶层架构的阶层安排方式、动态更新IDB与功能方块图窗口的对应内容、展开或缩合指定的表格行列，让用户设定自己喜爱的窗口显示格式、利用鼠标拖曳来调整表格的行列顺序。

Debug DetectiveTM让HDL Designer Series拥有更强大的硬件描述语言仿真能力，同时还提高ModelSimO 设流程的生产力；Debug Detective会在ModelSim内执行，并以图形或表格来显示硬件描述语言程序代码，进而加强设计除错能力。Debug Detective的新特色和加强功能包括：更强大的状态机器执行结果辨识能力（rendering recognition）、可规划的探测显示功能、仿真工具栏和ModelSim功能选单提供更多的仿真控制选项、范围更广的探测变更信息与force控制。