Altera公司宣布在FPGA浮点DSP性能方面实现了变革。Altera是第一家在FPGA中整合硬式核心IEEE 754兼容浮点运算功能的可程序设计逻辑公司，前所未有的提高了DSP性能、设计人员的效能和逻辑效率。硬式核心浮点DSP模块整合在正在发售的Altera 20 nm Arria 10 FPGA和SoC中，也整合在14 nm Stratix 10 FPGA和SoC中。整合硬式核心浮点DSP模块结合先进的高阶工具流程，客户可以使用Altera的FPGA和SoC来满足越来越高的大运算量应用需求，例如高性能运算（HPC）、雷达、科学和医疗成像等。

含在Arria 10和Stratix 10组件中的硬式核心单精度浮点DSP模块采用Altera创新的精度可调DSP架构。传统的方法使用定点乘法器和FPGA逻辑来实现浮点功能，而Altera的硬式核心浮点DSP与此不同，几乎不使用现有FPGA浮点运算所需要的逻辑资源，进而提高了资源效率。这一种革命性的技术支持Altera在Arria 10组件中实现1.5 TeraFLOP（每秒浮点运算次数）的DSP性能，而在Stratix 10组件中DSP性能则高达10 TeraFLOP。DSP设计人员可以选择定点或者浮点模式，浮点模块与现有设计后向兼容。

Altera 公司软件、IP和DSP营销总监Alex Grbic评论表示：「在我们的组件中实现IEEE 754兼容浮点DSP模块的确在FPGA上实现了变革。采用硬式核心浮点功能，Altera FPGA和SoC的性能和功率效益，在更多样的应用领域中，都要优于微处理器和GPU。」

FPGA的每瓦性能最高

FPGA具有精细粒度的密集管线架构，因此非常适合用做高性能运算加速器。组件包含了硬式核心浮点DSP模块，因此客户可以使用Altera FPGA来解决海量数据分析、石油和天然气行业的地震模型建立，以及金融仿真等世界上最复杂的HPC问题。在这些以及很多其他大运算量应用中，与DSP、CPU和GPU相比，FPGA的每瓦性能是最高的。

节省了数月的开发时间

在Altera FPGA和SoC中整合硬式核心浮点DSP模块能够缩短近12个月的开发时间。设计人员可以将其DSP设计直接转译成浮点硬件，而不是转换为定点。如此一来，将可大幅度缩短时序收敛和验证时间。Altera还提供多种工具流程，协助硬件设计人员、采用模型架构的设计人员，以及软件程序设计人员在组件中轻松实现高性能浮点DSP模块。

‧ DSP Builder高阶模块库提供了采用模型架构的设计流程，设计人员使用业界标准MathWorks Simulink工具，可在几分钟内就可以完成系统定义和仿真，直至系统实现。

‧ 对于软件程序设计人员，Altera在FPGA程序设计中率先使用了OpenCL，并且针对FPGA提供采用C语言的通用高阶设计流程。Arria 10 FPGA浮点DSP模块结合使用方便的开发流程，为软件程序设计人员提供了硬件直接转译方法，帮助他们缩短了开发和验证时间。

Arria 10 FPGA和SoC详细信息

采用台积电（TSMC）20SoC制程技术，Arria 10 FPGA和SoC在单颗芯片中实现了业界容量最大、性能最好的DSP资源。应用专利冗余技术，Altera开发了含有115万个逻辑单元（LE）的业界密度最大的20 nm FPGA芯片。Arria 10组件性能比最快的28 nm高阶FPGA高出15%，功率消耗比以前的28 nm Arria系列低40%。

20 nm Arria 10组件是业界唯一具有硬式核心浮点DSP模块的FPGA，也是在FPGA架构中嵌入了硬式核心ARM Cortex-A9处理器系统的唯一20 nm SoC。组件带宽比前一代高4倍，还具有很多其他针对高性能应用进行了优化的特性。Arria 10组件特性包括：

‧ 芯片至芯片／芯片至模块接口速率高达28.3 Gbps的序列收发器

‧ 支持17.4 Gbps的背板

‧ 单颗组件中含有96个收发器信道

‧ 双核心ARM Cortex-A9处理器系统

‧ 硬式核心浮点DSP模块

‧ 支持下一代内存，包括业界速率最高的2666 Mbps DDR4，支持高速序列内存的混合立方内存互操作功能。