在当今竞争激烈的商业环境以及政府和军事等对安全性要求很高的应用中，实现硅智财（IP）保护已经成为具有挑战性的任务。Altera宣布可提供全面性的Stratix II FPGA设计安全解决方案来保护IP。Stratix II设计安全解决方案使用先进加密标准（AES）以及128位非挥发性密钥，实现起来方便，适用于对设计要求具有灵活性和保密性的应用。

随着每一制程技术节点的发展，FPGA在密度、功能和性能上不断进步，越来越多的设计人员采用FPGA实现以往由ASIC或者ASSP完成的关键系统功能。

TPACK的CEO Peter Viereck表示，「Stratix II FPGA以及HardCopy结构化ASIC所具有的非挥发性安全性，使我们的解决方案具有ASSP的安全性和成本，以及可编程逻辑的产品及时面市和灵活性优势。由于Stratix II FPGA结合了AES领先的性能、密度，因此，提供的完整的Ethernet/MPLS和Ethernet-over-SONET/SDH解决方案能够满足最苛刻的规范要求。」

Stratix II和Stratix II GX组件是支持采用128位ASE和非挥发性密钥配置比特流加密的FPGA。用户定义的AES密钥可以设置到储存在Stratix II组件的128位非挥发性密钥中。Quartus II设计软件使用相同的密钥来产生加密配置档，该档案储存在外部内存或者配置组件中。供电时，内存或者配置组件向FPGA发送加密配置档，FPGA使用储存的密钥来解密档案，对自己进行配置。这种Stratix II AES实现方法透过了FIPS 197认证。Stratix II GX完整的设计安全解决方案将于2006年第三季供货。

Altera亚太地区市场总监梁乐观表示：「Stratix II系列FPGA是唯一能够支持非挥发性设计安全性的高性能FPGA。Stratix II FPGA比特流加密的安全方法保护了私有设计和IP，在保护客户IP投资上具有优势。」