All Programmable FPGA、SoC和3D IC的全球领导厂商美商赛灵思延续自28奈米系列产品带来众多惊艳业界的创新，今天宣布其20奈米组件再创两项业界第一。赛灵思已开始投片业界首款20奈米可编程逻辑组件 (PLD) 和业界首款20奈米All Programmable组件。同时，赛灵思亦着手建置业界第一个ASIC等级可编程架构──UltraScale。续赛灵思率先投片业界首款28奈米组件、推出首款All Programmable SoC、All Programmable 3D IC及SoC等级设计套件以来，今天宣布的多项里程碑将进一步延伸其领先业界的成就。

赛灵思公司可编程产品事业群资深副总裁Victor Peng表示：「赛灵思拟定了一个业界最积极的20奈米组件投片计划，在高阶组件方面，大幅领先最近竞手对手一年以上；而在中阶组件方面，则领先对手至少半年。再加上台积公司的制程技术和赛灵思的UltraScale架构，运用Vivado 设计套件进行协同优化，我们相信赛灵思将超前一年将系统级效能与整合度提升1.5至2倍，这等同于领先对手一个世代。」

赛灵思持续与台积公司合作，并采取与过去研发28HPL一致的作法，将高阶FPGA的需求导入台积公司的20SoC研发流程。在28奈米的合作上，两家公司共同打造出业界第一款投片的28奈米组件，并推出了业界第一款All Programmable FPGA、SoC及3D IC组件，让赛灵思不论在价格/效能/功耗、可编程系统整合和降低物料列表(BOM)成本方面均领先对手一个世代。赛灵思现在将这个奠定其业界领先地位的28奈米成功经验延伸到20奈米组件，再次率先将采用业界首款ASIC等级可编程架构UltraScale设计的组件进入投片阶段。

最新开发的UltraScale架构可将20奈米平面制程扩展至16奈米及更先进的FinFET技术，并可从单芯片进展到3D IC。UltraScale架构不仅解决了整体系统流量扩充的问题和延迟率的问题，更可以直接突破了高阶制程芯片最大的效能瓶颈，也就是芯片的互连技术。

一个创新的架构方案，需要管理每秒数百gigabit数据量的系统效能，以及在全线速下进行智能型处理功能，并可扩充至terabit级流量和teraflop级的浮点运算效能。单凭提升每个晶体管或系统模块的效能，或者增加系统的模块数量，都不足以达到上述目标，因此必须从改善通讯、频率、关键路径和互连技术等根本面着手，以因应庞大的数据流、实时封包、DSP与/或图像处理等应用需求。

　　UltraScale架构提供一个可运用先进ASIC技术的完全可编程架构，藉此克服这些棘手的问题：

- 针对庞大数据流提供优化的宽型总线支持多重terabit数据流量

- 支持多区域的类ASIC频率、电源管理和新一代安全功能

- 提供高度优化关键路径与内建式高速内存，突破各种DSP与封包处理问题

- 针对第二代3D IC系统整合提供芯片之间的步进式带宽功能

- 提供大量I/O与内存带宽，能大幅降低延迟率及支持3D IC的内存优化接口

- 运用Vivado工具解决布线壅塞的问题并进行协同优化，让组件利用率超过90%，而且不会影响效能

首批UltraScale组件将扩充目前赛灵思领先市场的28奈米Virtex、Kintex FPGA以及3D IC系列产品阵容，并成为未来Zynq UltraScale All Programmable SoC的基础。这些组件更将提供全新的高效能架构需求，实现新一代更智能型的系统。全新的功能包括：

- 配备智能封包处理与流量管理功能的400G OTN

- 支持智能型波束成形技术的4X4 混合模式LTE 和WCDMA 无线电

- 支持具备智能型影像增强与识别功能的4K2K 与8K 显示器

- 针对情报监视及侦察(ISR)提供最高效能的系统

- 支持数据中心的各种高效能运算应用

赛灵思执行长Moshe Gavrielov表示：「赛灵思藉由率先投片业界第一款20奈米组件、第一个ASIC等级的UltraScale架构、第一款SoC级Vivado设计套件，加上针对智能型系统持续扩充的IP阵容、C语言和ARM处理器解决方案，赛灵思再一次成功拓展PLD产业的价值与市场版图。赛灵思遥遥领先对手一年的时间，并为客户提供领先一个世代的价值。」