益华电脑(Cadence Design Systems, Inc.) 宣布推出全新的Cadence Certus设计收敛解决方案(Closure Solution)，以应对晶片层级设计在尺寸及复杂性上所面临日益增长的挑战。Cadence Certus 设计收敛解决方案的环境可自动作业，同时加速设计时程，整个设计收敛周期  从签核优化到布线、静态时序分析 (STA) 和萃取，由数周缩短到一个晚上即可轻松完成，与当前的设计方法和流程相比，生产率提高了十倍。

在导入 Cadence Certus 收敛解决方案之前，全晶片收敛流程包括从全晶片组装、静态时序分析、优化和签核等，过程完全手动且繁琐冗长，加上静态时序分析需优化且签核超过上百个分析场景，整个流程让设计人员需经数月时间才能完成收敛。新解决方案提供了一个完全自动化的环境，以大规模的分布实现卓越的优化和签核。

此解决方案透过与 Cadence Innovus 设计实现系统和 Tempus 时序签核解决方案共同的引擎，进行同步的全晶片优化，藉此可省去晶片主设计者与模块设计者之间的重复循环动作，同时使设计团队快速做出优化和签核决策。此外，结合Cadence Cerebrus Intelligent Chip Explorer的优势，可从模块层级到全晶片的签核收敛流程中，让设计人员体验额外的生产力提升。

Cadence资深??总裁暨数位与签核事业群总经理滕晋厌(Chin-Chi Teng)博士表示：「现在的设计团队花费在处理单个重复作业的时间，通常就要5 到 7 天，才能满足晶片层级签核时效和功耗上的要求，而过去的设计方法未能提供且满足高效设计收敛所需的团队协作和用户体验。我们密切关注设计团队的需求，随着全新 Cadence Certus收敛解决方案的推出，我们为客户提供了一个新颖的晶片层级优化和签核环境，可在短时间内提供出色的 PPA 成果。借助此全新的 Cadence 解决方案，我们能够帮助客户实现生产力目标并更快地将产品推向市场。」

Cadence Certus 收敛解决方案为客户提供以下优势：

· 可扩充的创新架构：Cadence Certus Closure 解决方案以分布式、分层化架构的特性进行优化和签核，除了非常适合在云端执行外，也可在企业内部资料中心环境中运行

· 灵活的递增签核方案：可仅对设计更改部分进行恢复和替换，进一步加快最终签核

· 提高工程生产力：完全自动化的流程减少团队间多次、冗长且重复的需求，更加快了上市时间

· SmartHub 介面：强化的互动的图形使用者介面(GUI) 允许交叉探测以进行详细的时序调试，以驱动最後阶段的设计收敛

· 3D-IC 设计效率：与 Cadence Integrity? 3D-IC 解决方案紧密整合，允许用户优化和签核跨异质整合制程晶片与晶片间时序关系