佳营电子公司所代理的莱迪斯半导体公司(Lattice)21日发表，在ispMACH 5000VG SuperBIG CPLD系列中的最小成员，具有768个高效能逻辑宏单元的ispMACH 5768VG。这发表持续扩展3.3V-ispMACH 5000VG系列，这系列也包括先前所发表1024个宏单元的ispMACH 51024VG组件。这个系统内可编程(ISP，In-SystemProgrammable)逻辑系列，提供了Lattice ispLSI 5000VE组件高至两倍的逻辑容量，而且更包括了一些新的特性，例如先进输入/输出(I/O)标准(GTL+，HSTL，SSTL，等等)的sysIO支持以及sysCLOCK锁相回路(Phase Locked Loops, PLLs)。ispMACH 5768VG的效能被定义在5ns接脚对接脚逻辑延迟(tPD)，以及178MHz的操作频率(fMAX)，是此密度组件的世界级效能。这系列的发表表示了Lattice由3.3VispMACH 5000VG，ispLSI 2000VE 和 ispLSI 5000VE系列组成第二代BFW大-快速-广宽(Big-Fast-Wide)产品的完成。

Lattice产品市场部协理Steve Stark先生表示，「ispMACH 5000VG系列同时兼俱CPLD的效能和可预测性且支持以前仅可用在FPGAs的逻辑密度和系统综合能力时。现在系统设计者有强大的新CPLD系列来实现他们下一代逻辑设计.」

ispMACH 5000VG系列的组件包含了Lattice ispLSI5000V系列的领导性SuperWIDE宏单元架构。开始于768宏单元的逻辑容量大得足以掌握一般实现在CPLDs的各种功能，例如总线接口电路(bus bridges)，内存控制器，和逻辑控制器，同时远超过一般CPLDs竞争者所能找到的最大值512宏单元。在ispMACH 5000VG组件中所提供的大量sysIO能力接脚(每组件从196到384)使他们在广宽总线接口的应用变得理想。这些组件的立即启动能力亦使他们合适于大且复杂系统中的启动顺序控制。