益华计算机(Cadence Design Systems, Inc.)宣布，配备运用IBM的FinFET制程技术而设计实现之ARM Cortex-M0处理器的14奈米测试芯片投入试产。成功投产归功于三大技术领袖的密切协作，三大厂商连手建立了一个生态体系，在以FinFET为基础的14奈米设计流程中，克服从设计到制造的各种新挑战。

14奈米生态系统与芯片是ARM、Cadence与IBM合作在14奈米以上的先进制程开发系统芯片(SoCs)之多年期协议的重大里程碑。运用FinFET技术的14奈米设计SoC实现了大幅减少耗电的承诺。

这个芯片之所以开发，是为了要验证14奈米设计专属基础IP的建构基块。除了ARM处理器、SRAM内存区块之外，还包含了其他区块，为以FinFET为基础的ARM Artisan实体IP的基础IP开发工作提供不可或缺的特性数据。

ARM设计工程师们运用建立在IBM的绝缘层上覆硅(silicon-on-insulator，SOI)技术之上的14奈米FinFET技术的ARM Cortex-M0处理器，提供最佳的效能/功耗组合。采用周延的14奈米双重曝光与FinFET支持方法，搭配使用Cadence技术的工程人员来设计FinFET

为了成功，工程师们必须要有14奈米与FinFET规则台(rule decks)以及更佳的时序分析的支持。这个芯片是运用Cadence EncounterR Digital Implementation (EDI)系统而设计实现的，具备运用Cadence Virtuoso工具而设计的ARM 8-track 14奈米FinFET标准单元库。EDI系统提供按照以FinFET为基础的14奈米DRC规则执行设计实现所需的先进数字功能，并纳入全新GigaOpt优化技术，享受FinFET技术所提供的功耗与效能优势。此外，这个解决方案也运用通过生产验正的双重曝光更正设计实现功能。Encounter Power System、Encounter Timing System与Cadence QRC Extraction提供支持14奈米FinFET结构的14nm时序与电源signoff功能。