帳號:
密碼:
最新動態
 
產業快訊
CTIMES/SmartAuto / 新聞 /
東芝決定採用Mentor 的Celaro模擬器
加快產品上市時間及提高設計品質

【CTIMES/SmartAuto 黃明珠 報導】   2001年09月05日 星期三

瀏覽人次:【1355】

Mentor Graphics於日前宣佈,全球第二大半導體廠商東芝已決定採用Celaro硬體模擬器,做為重要系統單晶片產品設計的核心驗證解決方案,希望在不影響設計品質的前題下,加快新產品的上市時間。

Mentor表示,系統單晶片設計正變得越來越複雜,面對產品上市的時間壓力,廠商很難對設計進行完整驗證。東芝的主要問題是縮短設計流程時間,同時維持穩定的設計品質 - 這是該公司最優先的目標。利用Celaro模擬器協助發展重要的系統單晶片與核心設計,東芝想利用比競爭對手更快完成先進晶片設計的能力,來提高設計效率,以便取得市場競爭優勢。相較於傳統邏輯模擬軟體,Celaro解決方案可將系統單晶片的設計驗證速度提高一萬倍以上,沒有其它驗證工具擁有同樣的複雜設計處理能力;Celaro還提供給設計人員一套先進的模組化驗證環境,它可與高效能原型電路板或其它驗證工具整合在一起,包括硬體與軟體。

東芝半導體系統LSI設計部門總經理Kiyofumi Ochii表示:「加快產品上市時間非常重要,但對東芝的產品發展流程而言,品質才是最重要的要求 - 我們的理念是盡一切努力把全世界品質最高的產品提供給客戶。為了克服這些困難挑戰,我們決定採用Celaro模擬器,並讓它成為我們驗證流程的骨幹工具;我們正將Mentor驗證技術建構於公司內部,以便提供最高的設計品質和最短的週期時間。」

Mentor Graphics公司的Meta系統行銷總裁Gabriele Pulini表示:「隨著設計複雜性的不斷增加,驗證已成為研發週期的最重要階段;為了排除驗證工作所造成的瓶頸,電子廠商必須取得一套實用解決方案,以便同時滿足產品上市時間與品質的要求。」

Mentor表示,Celaro環境結合了高速編譯、快速模擬以及互動式除錯功能,它可以大幅縮短驗證的週期時間,讓使用者執行更多的測試,甚至在一天內就進行多次的設計修改流程。透過這樣的方式,設計人員才有信心在最短時間內完成整個設計工作,並讓第一次製造出來的晶片就能正常工作。Pulini又補充說:「Mentor Graphics不斷發展速度更快的驗證技術,以滿足客戶越來越嚴格的要求。」

關鍵字: 明導國際(Mentor Graphics東芝半導體  系統LSI設計  EDA 
相關新聞
聯手抗韓 東芝半導體174億美元出售威騰
M-Systems與Toshiba聯手推出嵌入式快閃磁碟
菱光CIS量產
comments powered by Disqus
相關討論
  相關文章
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵
» 開啟邊緣智能新時代 ST引領AI開發潮流
» ST以MCU創新應用潮流 打造多元解決方案


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.18.116.80.217
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw