帳號:
密碼:
最新動態
產業快訊
CTIMES/SmartAuto / 新聞 /
日月光與台積電攜手
通過0.13微米銅製程低介電常數之焊線與覆晶封裝認證

【CTIMES/SmartAuto 楊青蓉 報導】   2003年04月16日 星期三

瀏覽人次:【1584】

日月光半導體日前表示,該公司與台積電已開發0.13微米銅製程低介電常數為介電層材料之焊線封裝及覆晶封裝技術,並順利完成台積電0.13微米銅製程低介電常數晶片所採用之高效能焊線封裝BGA及覆晶封裝FCBGA之認證程序。日月光指出,高速和低耗電量是決定晶片效能的重要因素,當晶線(chip wires)絕緣介質的介電常數值越低,電子訊號的傳遞速度則越快,而晶片的耗電量相應越低。因此,運用低介電常數的介電材料取代傳統的二氧化矽,不僅能夠使電子訊號更快速通過晶片內的互連點,加上以銅材料作互連結具備的低阻抗特性,更能顯著提昇IC的整體效能。

日月光副總經理唐和明表示,「這次與台積電共同研發成功,不但是雙方在高階製程技術上的一大突破,更象徵日月光邁入另一個重要的里程碑,因為我們克服銅製程低介電常數晶圓在封裝處理上的困難。藉由覆晶封裝技術,銅製程低介電常數晶片的I/O焊墊可以分佈在整個晶片表面,提供最佳的電路路徑並減少訊號電感效應,進一步強化銅製程低介電常數晶片的效能。」

台積電行銷副總經理胡正大表示,「透過低介電常數材質的製程,我們將協助客戶做到增加晶片效能的同時,並有效降低其耗電量。這次台積電為這個新的製程成功認證日月光的焊線封裝和覆晶封裝模式,讓我們能夠為希望藉由低介電常數材質製程來提昇晶片的傳輸速度和耗電量的客戶,提供一個從晶片到元件的完整解決方案。」

關鍵字: 日月光半導體  台積電(TSMC一般邏輯元件 
相關新聞
新思科技與台積電合作 實現數兆級電晶體AI與多晶粒晶片設計
Ansys、台積電和微軟合作 提升矽光子元件模擬分析速度達10倍
台積電擴大與Ansys合作 整合AI技術加速3D-IC設計
矽光子產業聯盟正式成立 助力台灣掌握光商機
新思科技利用台積公司先進製程 加速新世代晶片創新
comments powered by Disqus
相關討論
  相關文章
» 先進封測技術帶動新一代半導體自動化設備
» 揮別製程物理極限 半導體異質整合的創新與機遇
» 跨過半導體極限高牆 奈米片推動摩爾定律發展
» 關於台積電的2奈米製程,我們該注意什麼?
» 燈塔工廠的關鍵技術與布局


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.1.HK8BP7MR7CUSTACUK5
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw