帳號:
密碼:
最新動態
 
產業快訊
CTIMES/SmartAuto / 新聞 /
擎亞採用Synopsys設計流程及工具
提供R2G解決方案

【CTIMES/SmartAuto 楊青蓉 報導】   2002年08月13日 星期二

瀏覽人次:【2200】

專業系統單晶片解決方案供應商擎亞科技(CoAsia)近日表示,有鑑於新思科技(Synopsys)的實體混合器以及在R2G(RTL2GDS)的設計流程上的技術優勢,不但與新思科技建立合作關係,並採用Synopsys的設計流程及工具,加上擎亞國際與三星(Samsung)IP的技術,可提供國內IC Design House在SoC時代快速且正確的IC開發流程。擎亞指出,基於縮減成本及縮小體積的要求,SoC己成為IC設計的主流,整個半導體產業由EDA、IC設計到製程、封裝、測試,正經歷著一場SoC革命。晶片必須提供整合CPU、DSP和記憶體的系統功能。設計與製程進入VDSM之後,不論是設計工具、設計流程或是晶圓代工,皆面臨超微小線距所帶來的連接延遲(interconnection delay)或是訊號整合(Signal Integrity)的瓶頸。如何整合不同製程並做到晶片的高集積化,在在考驗台灣IC設計業者的智慧。

從EDA角度來看SoC在IC設計的方向,SoC設計的挑戰可以分為兩部份,分別為設計及設計管理,就設計來說,功能性驗證、SoC規格及時序收斂為重要議題;設計管理部份,時程管理、設計流程及設計能力則為突破的關鍵。其中最大的瓶頸在於如何提高設計的完成度,減少錯誤並增進產品的效能,以及提升設計能力。為了突破SoC的瓶頸,IP的使用及平台基礎為現有的解決方案。所謂平台基礎就是在平台中以可配置、驗證過的區塊為基礎,採用驗證過的設計流程,新的Building Block則以具備RTL Signoff的設計導入。此外,平台具備可配置、預先驗證的次系統、預先驗證環境等特色,在此環境下可直接進行經過認證的設計導入流程。

擎亞科技設計平台包含工具、流程及設計方法。工具有LEDA、Power Compiler、DFT Compiler、TetraMAX ATPG 、VCS/Covermeter(VCM)、VERA、Design Complier(ACS)、Physical Complier、Primetime-SI、coreBuilder、VMC等。流程及設計方法則包括RTL-QA,RTL2GDS。

關鍵字: 擎亞科技  新思科技  EDA 
相關新聞
新思科技與台積電合作 實現數兆級電晶體AI與多晶粒晶片設計
新思科技利用台積公司先進製程 加速新世代晶片創新
是德、新思和Ansys共同開發支援台積電N6RF+製程射頻設計遷移流程
新思科技與台積電合作 在N3製程上運用從探索到簽核的一元化平台
新思科技針對台積電N5A製程技術 推出車用級IP產品組合
comments powered by Disqus
相關討論
  相關文章
» STM32MP25系列MPU加速邊緣AI應用發展 開啟嵌入式智慧新時代
» STM32 MCU產品線再添新成員 STM32H7R/S與STM32U0各擅勝場
» STM32WBA系列推動物聯網發展 多協定無線連接成效率關鍵
» 開啟邊緣智能新時代 ST引領AI開發潮流
» ST以MCU創新應用潮流 打造多元解決方案


刊登廣告 新聞信箱 讀者信箱 著作權聲明 隱私權聲明 本站介紹

Copyright ©1999-2024 遠播資訊股份有限公司版權所有 Powered by O3  v3.20.2048.3.143.237.149
地址:台北數位產業園區(digiBlock Taipei) 103台北市大同區承德路三段287-2號A棟204室
電話 (02)2585-5526 #0 轉接至總機 /  E-Mail: webmaster@ctimes.com.tw