外電消息報導，東芝宣佈，將與NEC共同開發使用45奈米製程的CMOS平台技術。該平台將生產以低功耗為目標的SoC，以滿足未來的行動應用需求。該平台預計在2009年第二季時進行大規模量產。

據報導，透過閃光燈退火（flash lamp anneal）技術，減少離子注入的雜質，並使用含鉿絕緣體和DFM技術，東芝已開發出新平台技術的啟動序列。而雙重閃光燈退火製程，更提高了PMOS和NMOS的性能。加上在注入過程中，給鍺摻雜氮離子以減少溝道區的雜質濃度，有助於提高電晶體的性能。

東芝表示，使用新技術的45奈米製程晶片功耗，將只有65奈米晶片的一半。而東芝預計在2008財年的第四季進行樣品生產，並在2009財年第二季進行大規模生產 。