隨著體感遊戲、3D影像以及更豐富的多媒體經驗，系統和記憶體需求不斷提高。現有的高階圖形處理器最多可以支援128GBps的記憶體頻寬，下一代則更將推展到1TBps。然而過去15年來，記憶體的效能已經面臨了物理上的極限。技術授權大廠RAMBUS今（2/10）宣佈其發展三年的兆位元組寬頻先導計畫（Terabyte Bandwidth Initiative）有了重大進展，能夠在現今的耗能之下開創更高的效率。

RAMBUS技術總監Steve Woo表示，目前處理器廠商正面對一個嚴苛挑戰，那就是同一款處理器必須面對初、中、高階甚至次世代不同的記憶體。RAMBUS所開發的關鍵技術，則包括了全差動記憶體架構（FDMA），已實現SoC至記憶體介面的突破性20Gbps先進差動訊號處理。單端記憶體訊號方面，則以2種多模記憶體介面支援3種類別（DDR3、GDDR5以及至多12.8Gbps的單端訊號）。

除此之外，透過FlexMode介面技術，也支援差動與單端訊號處理的多模SoC記憶體介面，PHY也可於單一SoC封裝中設計實作，也就是說，不需要額外接腳，就能以程式設計的方式把單端無縫轉換為差動訊號。

這項計畫是在2007年宣布確立，目前的研究結果主要瞄準處理器廠商作為授權對象，不限X86或ARM架構，已進入初步洽談階段。至於授權費是否會比先前更高？Steve表示尚未有所定論，但將維持既有一貫性。