可編程邏輯解決方案供應商Actel公司27日指出，為進一步增強Actel Libero整合型設計環境(IDE)，用於設計和開發其現場可編程閘陣列(FPGA)產品系列。Actel Libero 2.3 IDE分別提升了Synplicity和Actel公司的合成和佈局佈線工具。其他新功能包括：為Actel以Flash為基礎的ProASIC Plus元件而設計的FlashLock支援；附加的SmartPower功能；以及Designer R1-2003軟體的多項設計改進。Libero 2.3工具套件所具有的新功能和性能，使得Actel可為設計人員提供超越現有版本的全速級性能改進，並能縮短設計下一代FPGA解決方案的設計週期。

Actel工具行銷總監Saloni Howard-Sarin表示，『隨著可編程邏輯元件的性能增強，完整的整合型設計環境對於成功的設計至關重要。藉由Libero工具套件提供的性能提升和改進，我們預期更多採用Libero解決方案的設計人員，將可利用Actel之FPGA產品的優勢。』

Actel指出，Libero 2.3 IDE具有Synplicity公司的Synplify 7.2軟體，其中包括多項邏輯合成品質(QoR)強化功能，例如改進合成和設計後期時序效果之間的相關性，以及為Actel的Axcelerator產品提供的進位元鏈支援。Synplify軟體還為Actel ProASIC Plus系列提供改良的性能。

Synplicity FPGA產品行銷總監Jeff Garrison表示，『Actel和Synplicity已經重申承諾，為設計人員提供用於Actel FPGA產品的EDA工具。利用Synplicity的FPGA合成技術，我們相信使用Actel的Libero整合型設計環境的客戶，在從事複雜的FPGA設計如Actel的Axcelerator或ProASIC Plus方案時，將能夠達到突破的性能和縮短產品上市時間的目標。』

Actel Libero的最新版本還包括SynaptiCAD WaveFormer Lite升級版和Mentor Graphics的ModelSimR升級版。