據Digitimes報導，隨著晶圓先進製程的費用與技術門檻越來越高，再加上數位邏輯晶片已經出現供過於求、市場中的惡性價格競爭越演越烈，小型IC設計業者未來在發展上將面臨的障礙可能會越來越多。

該報導指出，以往小型設計業者總會利用較大廠再高一階的製程技術，生產出更具成本競爭力的晶片，藉以在市場上爭取到生存空間，但在0.18微米以下的高階製程費用以等比級數跳升後，高階製程的可利用性已明顯不較以往容易。設計業者表示，以0.18微米製程為例，即使採用共乘光罩（shuttle bus）的較便宜模式來試產，光罩及製程等研發費用平均也得耗上新台幣千萬元，對業者來說風險太高。

此外，設計業者指出，由於純數位（digital）邏輯晶片市場供過於求，市場已經陷入價格苦戰，不少設計業者雖嘗試將產品注入混合訊號（Mixed Mode；即Logic＋Analog）的新想法，但由於其中的類比技術無法有效事先模擬功能，只能靠事後的產品驗證程序，以及工程師設計經驗來改良情況下，其開發時間與費用更是加倍。

設計業者亦指出，目前國內設計業者真正應用0.18微米製程的晶片，其實仍屈指可數，在主力產品線普遍還在應用0.25及0.35微米等成熟製程的同時，大型與小型設計公司的晶圓議價能力，其實已提前為最後產品分出高下。小型設計公司若未能尋求更新的出路，未來生存空間可說越來越有限。