益华计算机(Cadence)六月初宣布NEC电子事业部已选用Cadence的Cierto虚拟组件协同设计(Virtual Component Co-design；VCC)环境，作为新创ACE－2系统层次设计验证程序的基准工具。

NEC ACE-2创新架构的第一阶段发展重点将锁定于系统整合单芯片设计流程内，决定开发时间长短的5个关键步骤，以舒解现代工程师所面临的最大压力来源。ACE-2最先启用的是VCC环境中的智权(IP)模块化包装功能，共计花费了8个月的时间才完成整合工作。VCC环境以高于RTL层级的撷取方式打造功能化与结构化智权模块的特有能力，正足以完全满足NEC工程人员建立智权方块的各项需求。另外，VCC的功能与结构协同设计能力，更有效地简化了系统整合单芯片设计团队彼此整合、交流和互换不同智权的协调过程。ACE-2方案的第二阶段重心为发展更高阶层的设计撷取模式，这项计划全程共计3年，合约金额达到3千万美元，最终目标将开发一套强大有效的设计环境，以缩减系统整合单芯片(SOC)设计所需的总体研发时间与成本。NEC期望主要客户在2002年时，采用ACE-2设计3千万闸的电路，由系统概念至产出光罩磁带(Tape-out)仅需3个月即可完成。在此之前，第一阶段将集中资源解决系统整合单芯片设计人员现今遭遇的最大困难，如建立智权模块、软件验证、快速RTL验证，与实际芯片设计的接口、系统评估等议题，以期减少33％的设计时间。

ACE-2创新方案代表增进系统整合单芯片设计生产力的一项重要里程碑。Cierto VCC专属的由RTL上一级撷取设计信息的建构智权模块能力，为系统整合单芯片设计人员开启在实际制造前，即可预先探测功能化结构设计空间的前所未有可行性。再搭配平台式设计理念，更能确保最小的设计与生产差异性。